低功率应用的氮化侧壁高频率InGaAs MOSFET

抽象的

由于其优异的电子迁移率和小的带隙，器件在低功率高频应用领域得到了广泛的研究。再生源/漏极技术在InGaAs MOSFET中受到高度重视，因为它能够减少离子注入引起的热收支，并降低源/漏极电阻。然而，再生源漏技术存在着寄生电容大、栅侧栅极边缘电场强等问题，会导致漏极漏电流大，影响频率性能。为了缓解低功耗应用中漏极漏电流问题，并提高高频性能，一种新型硅_3.N₄在InGaAs MOSFET中引入了侧壁结构。对新提出的不同侧壁设计进行了设备仿真。结果表明，硅的加入降低了漏极漏电流和源极/漏极寄生电容_3.N₄InGaAs MOSFET中InP扩展层的侧壁。仿真结果还表明，新创建的“凹式”侧壁能够在没有电流牺牲的情况下获得最优频率特性。

1.介绍

对于低功耗应用，Ingaas MOSFET技术已被广泛调查[1- - - - - -7]。通过使用再生源/排水方法，可以获得非常低的源/漏极欧姆接触[8- - - - - -11具有高掺杂的材料和降低的栅极 - 源/栅极 - 排水距离。然而，高源/漏极寄生电容禁止INGAAS MOSFET提高由于高频率性能而导致的频率性能栅极触点和再生的源/漏极触点之间的介电层。此外，在高电子迁移率的同时，III-V mosfet在施加高电场时，会产生较大的漏极漏电流[12- - - - - -16]。为了解决这些问题，是一个新的si_3.N₄在浇口接触点和再生源/漏之间引入侧壁。在强电场作用下，可以减小寄生电容和漏极漏电流。不同的硅_3.N₄侧壁结构包括一个正常侧壁，表示为“间隔层1”，另一个“凹进”侧壁和InP延伸层，表示为“间隔层2”。使用Atlas进行装置模拟[17]评估排水漏电流和频率性能。“间隔物1”能够有效地降低漏极漏电流，而“凹陷间隔件2”可以显着降低寄生电容而不损害导通状态性能。

2.设计考虑和动机

在本文中，我们提出了InGaAs MOSFET结构与硅_3.N₄侧壁。标准再生源/漏极MOSFET只有一个高 -栅极金属和源极/漏极之间的层，形成高寄生电容和根据，禁止设备获得高频性能。为了降低寄生电容，我们提出了一种新的硅_3.N₄在栅极金属和源/漏之间的侧壁层。因此，寄生电容的有效介电常数降低，介质厚度增大，寄生电容变小。此外，InGaAs mosfet存在高漏极漏电流[18- - - - - -20.]，特别是在栅极长度缩放时，这是由于栅极边缘向漏极侧的高电场引起的带到带隧穿效应[21- - - - - -23]。为了处理带对带隧道问题，已经提出了不同的解决方案，包括在通道和再生源/漏之间添加更大的带隙材料，并降低通道和再生源/漏极之间的界面层的掺杂水平。在这里，我们提出了一种通过引入侧壁结构来解决带带隧道问题的新方法。随着侧壁沿源/漏，电场将被调制，从而减轻泄漏问题。然而，作为副作用，插入si_3.N₄将扩大栅极到源极和栅极到漏极距离，从而增加源/漏电装置。另一个si._3.N₄然后提出侧壁结构“垫片2”以避免进入电阻增加。

3.模拟和分析

使用基本IngaAs MOSFET结构进行无侧壁和两个不同侧壁的设备仿真，并且分别在图中示出了三种不同的结构1(一)，1 (b)， 和1（c）．MOSFET结构包括10nm_0.53遗传算法_0.47作为渠道的频道_0.52AL._0.48作为缓冲层，生长在InP衬底上。再生源极/漏极由薄InP层和70 nm高掺杂InGaAs层组成。7 nm HfO₂层用作高度 -栅极氧化物以及栅极接触和再生源/漏极接触之间的绝缘层。研究了两个侧壁结构：一个是沿InP / InGaAs侧的正侧壁，其表示为“间隔物1”并且如图所示1 (b)而另一个是沿着伸向侧侧侧的新型“凹陷”侧壁，与延伸的InP头对齐，其表示为“垫片2”并在图中示出1（c）．基本仿真模型，如“BGN”（Bandgap缩小模型），“CVT”（Lombardi模型包括，， 和在仿真过程中，采用了“SRH”(Shockley-Read-Hall模型)，未考虑井壁加工损伤。

无侧壁和含硅器件的电场模拟结果_3.N₄侧壁在图中示出2（a）和2（b）,分别。最高的电场发现在栅极边缘朝漏侧。比较两种结构，侧壁器件的电场较小(4.410⁷V/cm)比无侧壁的设备(4.810⁷ V/cm), which is favorable for reducing drain leakage current. From the transfer characteristics shown in Figure3.，黑色曲线表示没有间隔器的设备，蓝色曲线表示有间隔器1的设备，粉色曲线表示有间隔器2的设备;带有侧壁“间隔片1”的漏极泄漏电流比没有侧壁的漏极泄漏电流从10个数量级减少了2个以上^-8一到十⁻¹⁰ A, although the drain saturation current was compromised due to the increased access resistance由侧壁引起的，如图中插入的图中所示1(一)．侧壁“间隔剂2”表现出与不带侧壁时几乎相同的转移特性_3.N₄在扩展INP漏极层的顶部，其电场调制能力被INP层筛选。寄生电容仿真结果显示在图中4（b），该组固体曲线代表值和开曲线的集合表示值，显示和从3显着减少10⁻¹⁵F /μm到110⁻¹⁵F /μm由si_3.N₄侧壁根据,在那里ɛ是侧壁的介电常数，以及为介质厚度。Si的介电常数_3.N₄要小得多（= 4-7)₂（= 16-22)，提高寄生电容的有效介电常数。此外，10 nm Si的插入_3.N₄加入到总介电厚度，从而进一步降低了寄生电容。侧壁“间隔物2”显示出比侧壁“间隔物1”略高的寄生电容，因为只有沿着InGaAS源/漏极侧具有侧壁的凹部，并且只有高 -高频振荡器₂栅电极和INP源/漏电片之间。数字4(一)显示了增益模拟结果，其中固体曲线集代表了当前增益值和开放曲线集代表单边功率增益值，其中截止频率以及最大振荡频率可以提取。而对于侧壁“间隔片1”的器件，由于其较高的接入电阻和较小的跨导，电流增益较小(），由于减少的情况下，带侧壁“垫片1”的装置的单侧功率增益与没有侧壁的装置夹具增加电容影响力（）.侧壁“间隔2”的器件在三种结构中电流增益和单边功率增益最高，因为侧壁凹进可以有效地降低寄生电容，而几乎不与接入电阻叠加。

研究了“间隔物1”和“间隔物2”侧壁的厚度的影响，从2nm至10nm验证。这“间隔器1”的特性如图所示5对于不同的Si._3.N₄井壁厚度,黑色曲线代表了设备间隔1 2 nm,间隔1的红色曲线代表了设备4海里,绿色曲线代表了设备间隔1 6海里,蓝色曲线代表设备间隔1 8纳米,和粉色曲线代表了设备间隔10 nm的1。漏极漏电流由10^-8 A, 310⁻¹⁰ A, 110⁻¹⁰ A, and 710⁻¹¹一个410⁻¹¹A随Si的增加_3.N₄厚度。这可能是由于硅在栅极边缘对漏极侧的有效电场调制所致_3.N₄侧壁。电流增益和单边功率增益如图所示6(一)．电流增益和单侧功率增益均略微下降，厚度的厚度较高_3.N₄侧壁。可以解释的是，在增加2nm至10nm的侧壁厚度下，侧壁感应的接入电阻导致增加的跨导劣化，该跨导劣化从2.2 ff /的寄生电容减少μ1.8 m, fF /μ1.6 m, fF /μm，1.4 ff /μm到1.3 ff /μm，如图所示6 (b)．

对井壁“间隔器2”进行了相同的厚度变化研究，如图所示7,其中黑色曲线表示设备间隔2 2 nm,红色曲线代表设备间隔2 4海里,绿色曲线代表了设备间隔2 6海里,蓝色曲线代表设备间隔2 8纳米,和粉色曲线代表了设备间隔10 nm的2。可以观察到，对于“spacer 2”，Si_3.N₄侧壁厚度对漏极泄漏电流几乎没有影响，因为扩展的InP层阻止了侧壁诱导的接入电阻的增加。如图所示8（a）时，电流增益和单边功率增益随着侧壁厚度的减小而增大，这主要是由于2 fF/的寄生电容减小所致μm至1.5 fF/μm具有恒定的传递特性，如图所示8 (b)．

4.提出了设备处理

所提出的侧壁结构示出了根据装置仿真的有希望的电特性。没有Si的Ingaas MOSFET结构_3.N₄侧壁,如果_3.N₄侧壁“间隔1”，并与Si_3.N₄侧壁“垫片2”可以使用如图所示的主要加工步骤制作9，与普通设备制造兼容。采用分子束外延技术(MBE)制备了从底部到顶部由InP衬底、InAlAs缓冲层、InGaAs通道和InP帽层组成的外延层。首先对使用负阻HSQ的虚拟门进行图形化，以确定门的长度(步骤(1));然后,高n⁺利用金属有机化学气相沉积(MOCVD)进行InGaAs源/漏再生(步骤(2))。之后，去掉HSQ。对于“spacer 1”结构，在HSQ后刻蚀InP帽层(步骤(3b))，对于“spacer 2”结构，保留InP帽层(步骤(3c))。使用HCl基的化学溶液可以很好地控制InP和InGaAs之间的刻蚀选择性，如图所示10，通过完美的湿法蚀刻在InGaAs表面上制造了说明性的INP模式。SI._3.N₄然后使用等离子体增强化学气相沉积(PECVD)和反应性离子蚀刻(RIE)进行蚀刻，以沿S/D形成两个结构的侧壁(步骤(4b)和(4c))。实验如果_3.N₄使用此技术获得侧壁，如图所示11，垂直si_3.N₄可以沿着Ingaas侧观察。之后，高 -使用原子层沉积（ALD）实现栅极氧化物（NH₄）₂S表面处理为“间隔器1”结构(步骤(5b))，而高-在InP帽蚀刻“间隔体2”结构后沉积(步骤(5c))。然后进行门金属，然后进行源/漏金属图案。类似的设备处理可以在论文中找到[24，25]。

结论

在本文中，一部小说_3.N₄侧壁结构被引入了基于再生/漏极的InGaAS MOSFET技术。通过将栅极边缘的电场朝向漏极侧缩短，新的侧壁结构可以减少漏极漏电流以实现低待机功耗。它还能够通过减小寄生源/漏极电容来提高潜在的频率性能。不同的硅_3.N₄用不同的Si研究了包括普通侧壁和“凹陷”侧壁的侧壁结构和具有延长的INP层的“凹陷”侧壁_3.N₄侧壁厚度。正常的侧壁结构可以有效地降低漏极漏电流，但可能导致接入电阻增大，影响频率性能。作为对这种副作用的补偿，具有扩展InP层的新型“凹槽”侧壁结构在不牺牲导通性能的情况下，起到了降低寄生电容的作用，进一步提高了Si的频率性能_3.N₄厚度增加。

相互竞争的利益

作者声明本文的发表不存在利益冲突。

致谢

基金资助:国家自然科学基金资助项目(批准号:)。基金资助:中央高校基本科研业务费资助项目(批准号:61604128);2016 qna4025)。

参考文献

1. 罗德韦尔，c.y。Huang, S. Lee等，“记录性能In(Ga)As mosfet靶向ITRS高性能和低功耗逻辑，”ECS事务，卷。66，没有。4，pp。135-140,2015。查看在：谷歌学术搜索
2. G. Dewey, B. Chu-Kung, R. Kotlyar, M. Metz, N. Mukherjee, M. Radosavljevic，“未来超低功率应用的III-V场效应晶体管”，刊于超大规模集成电路技术研讨会论文集(VLSIT’12)，第45-46页，美国夏威夷火奴鲁鲁，2012年6月。查看在：出版商网站|谷歌学术搜索
3. J. J.Gu，X. W. Wang，J. Shao等，“III-V门全面纳米线MOSFET工艺技术：从3D到4D，”在IEEE国际电子设备会议的诉讼程序（IEDM '12）2012年12月，美国加州旧金山。查看在：出版商网站|谷歌学术搜索
4. S. Takagi和M. Takenaka，“用于先进CMOS和隧道FET的III-V MOS器件技术”，inIEEE第28届磷化铟及相关材料国际会议论文集和第43届化合物半导体国际会议论文集(ISCS’16)，pp.1-2，富山，日本，2016年6月。查看在：谷歌学术搜索
5. K.-C。Yu >。Fan, P. Su和c - t。基于InGaAs-n/Ge-p超薄体mosfet的单片三维逻辑电路和6T sram的评估IEEE电子设备社会杂志，卷。4，不。2，第76-82,2016。查看在：出版商网站|谷歌学术搜索
6. S. Takagi和M. Takenaka，“用于低功耗集成系统的Ge/III-V MOS器件技术”第45届欧洲固态器件研究会议论文集(ESSDERC’15)，pp。2015年9月20日至25日。查看在：出版商网站|谷歌学术搜索
7. 布瓦尔卡，吴振中，h - k。Noh等人，“在_0.53遗传算法_0.47基于nMOSFET的低待机功率应用设计电子设备上的IEEE交易第62期9，pp。2816-2823,2015。查看在：出版商网站|谷歌学术搜索
8. Y. Mishima, T. Kanazawa, H. Kinoshita, E. Uehara, Y. Miyamoto，“InGaAs三栅mosfet与MOVPE再生源/漏”，in第72个设备研究会议的程序（DRC'14），pp.121-122，圣巴巴拉，加利福尼亚州，2014年6月。查看在：出版商网站|谷歌学术搜索
9. 李,彭译葶。Huang, A. D. Carter et al.，“高跨导表面沟道In0.53Ga0.47As mosfet的MBE源漏再生和表面数字蚀刻”第25届磷化铟和相关材料国际会议的诉讼程序（IPRM '13）, 2013年5月。查看在：出版商网站|谷歌学术搜索
10. T. Kanazawa, K. Wakabayashi, H. Saito et al.，“选择性再生N+源/漏埋在沟槽底部的亚微米InP/InGaAs复合沟槽mosfet”第22届磷化铟和相关材料国际会议的诉讼程序（IPRM '10），第37-40届，日本Takamatsu，2010年6月。查看在：出版商网站|谷歌学术搜索
11. H. Kinoshita, N. Kise, A. Yukimachi, T. Kanazawa, Y. Miyamoto，“具有再生源/漏的16纳米InGaAs沟道多栅mosfet的运行”复合半导体周（CSW）的诉讼程序[包括第28届磷化物和相关材料（IPRM）和第43届复合半导体（ISCS）国际研讨会]，pp.1-2，富山，日本，2016年6月。查看在：出版商网站|谷歌学术搜索
12. M. Egard, L. Ohlsson, M. Ärlelid等，“自对准栅末表面沟道In的高频性能_0.53遗传算法_0.47作为MOSFET，“IEEE电子器件通讯第33卷第3期3, pp. 369-371, 2012。查看在：出版商网站|谷歌学术搜索
13. M. PassLack，“窄带隙MOSFET的截止状态限制”，电子设备上的IEEE交易，卷。53，没有。11，PP。2773-2778,2006。查看在：出版商网站|谷歌学术搜索
14. 龚志刚，李勇，孙斌，刘辉，“低零偏置离流增强模式n型InGaAs mosfet的模拟研究”IEEE国际纳米电子学会议文集(INEC’16)，第1-2页，2016年5月。查看在：出版商网站|谷歌学术搜索
15. J. Lin，D. A. Antoniadis，以及J.A.Del Alamo，“Ingaas量子井MOSFET中的物理和减轻了多余的离子电流，”电子设备上的IEEE交易第62期5, pp. 1448-1455, 2015。查看在：出版商网站|谷歌学术搜索
16. J. Lin，D. A. Antoniadis，以及J.A.Del Alamo，在Ingaas量子井MOSFET中致带球隧道隧道和浮体双极效应的“德尔阿拉莫”，“IEEE电子器件通讯第35期12, pp. 1203-1205, 2014。查看在：出版商网站|谷歌学术搜索
17. http://www.silvaco.com．
18. 张旭东，郭华，张洪勇。Lin et al.，“在in中减少断态漏电流_0．7遗传算法_0．3作为通道N-MOSFET，具有自对准Ni-Ingaas接触金属化，“电化学和固态字母，卷。14，不。5，PP。H212-H214，2011。查看在：出版商网站|谷歌学术搜索
19. Y. Xuan，Y. Q. Wu，H. C.林，T.沉和P. D. YE，亚模尺寸型增强模式InGaAs MOSFET与原子层沉积₂O._3.闸极介电层,”IEEE电子器件通讯，卷。28，不。11，PP。935-938，2007。查看在：出版商网站|谷歌学术搜索
20. C. Robert, S. Datta，和A. Majumdar，“未来高速、低功耗逻辑应用的III-V纳米电子学的机遇和挑战”IEEE化合物半导体集成电路研讨会论文集，棕榈泉，加利福尼亚州，美国2005年10月。查看在：谷歌学术搜索
21. W.-S.Cho，M. Luisier，D. Mohata等，“Homo-Anniption Indaas带带带隧道二极管的全乐队原子建模，包括带隙缩小”应用物理快报，卷。100，不。6，第2012年物品ID 063504,2012。查看在：出版商网站|谷歌学术搜索
22. Q. Smets, D. Verreck, A. S. Verhulst等，“用于校准半经典和量子力学带间带隧道模型的InGaAs隧道二极管，”应用物理学杂志，卷。115，没有。18，第184503号，2014年。查看在：出版商网站|谷歌学术搜索
23. K.Ganapathi，Y. Yoon和S. Salahuddin，“INAS垂直和横向带对带隧道晶体管的分析：利用垂直隧道，提高性能，”应用物理快报第97卷第1期3、文章ID 033504, 2010。查看在：出版商网站|谷歌学术搜索
24. J. Mo, E. Lind和l - e。非对称InGaAs/InP mosfet中的InP漏极工程电子设备上的IEEE交易第62期2, pp. 501-506, 2015。查看在：出版商网站|谷歌学术搜索
25. J. Mo, E. Lind和l - e。Wernersson，“非对称InGaAs/InP mosfet的源/漏工程”，IEEE电子器件通讯第35期5, pp. 515-517, 2014。查看在：出版商网站|谷歌学术搜索

版权

版权所有©2017莫炅炅等人。这是一篇发布在创意公共归因许可证如果正确引用了原始工作，则允许在任何媒体中的不受限制使用，分发和再现。