基于石墨烯纳米带场效应晶体管SRAM设计的稳定性改进gydF4y2Ba

抽象的gydF4y2Ba

纳米电子半导体器件的发展导致晶体管通道的收缩到纳米尺寸。然而，存在晶体管缩小主要出现的障碍，主要是各种短信效应。石墨烯纳米架场效应晶体管（GNRFET）是一种新兴技术，可以解决量子机械（QM）效应施加的传统平面MOSFET的问题。由于其显着的电子特性，GNRFET也可用作静态随机存取存储器（SRAM）电路设计。对于高速操作，SRAM单元更可靠，更快地有效地用作存储器缓存。晶体管尺寸约束在访问和写入稳定性的折衷中影响传统的6T SRAM。本文研究了基于15nm GNRFET的6T和8T SRAM电池的保留，访问和写入模式的稳定性性能，具有16个NM FinFET和16nm MOSFET。SRAM模型的设计和仿真在Synopsys Hspice中模拟。GNRFET，FINFET和MOSFET 8T SRAM电池在静态噪声边缘（SNM）和功耗高于6T SRAM单元的功耗更好。仿真结果表明，基于GNRFET，FinFET和MOSFET的8T SRAM电池分别提高了58.1％，28％和20.5％的静态噪声裕度，以及平均功耗明显为97.27％，99.05％， and 83.3%, respectively, to the GNRFET, FinFET, and MOSFET-based 6T SRAM design.

1.介绍gydF4y2Ba

未来纳米技术在电子设备中的影响导致晶体管尺寸的缩放和晶体管的小型化通过缩放过程。目前，我们有10个gydF4y2Ba^TH.gydF4y2Ba英特尔酷睿i7处理器，集成电路中包含6亿个晶体管。因此，纳米晶体管的性能受到缩放和小型化的影响。由于短通道效应，即阈下漏电流，晶体管尺寸的缩小已经成为一个挑战。因此，为了获得超高的性能，必须在摩尔定律之外引入创新和新颖的纳米结构。这些新方法是新的结构、设计和替代材料的引入[gydF4y2Ba1gydF4y2Ba］．SRAM单元的晶体管数量越多，占用片上系统(SOC)的表面积就越大。由于FET栅极长度的减小，存储芯片中SRAM单元的数量可以增加。然而，当平面MOSFET技术扩展到32nm以上时，面临着短沟道效应和阈值电压问题。16nm finfet基6T SRAM电池可能是传统平面MOSFET的替代方案。此外，碳基材料，即碳纳米管晶体管场效应晶体管(cnfet)和石墨烯纳米带场效应晶体管(gnfet)，不仅可以提高器件的稳定性，而且可以降低功耗。它们的速度性能也可与FinFET媲美[gydF4y2Ba2gydF4y2Ba］．GaAs和高k电介质和紧张硅可以增强装置性能，除了它们的能力之外，还可以提供显着的栅极控制，以减少短信效应。在这项工作中，提出了GNRFET结构来克服传统平面MOSFET的限制及其随着SRAM细胞的性能[gydF4y2Ba3.gydF4y2Ba］．gydF4y2Ba

2.gnrfet设备参数gydF4y2Ba

鉴于其特殊特性和对当代硅基制造过程的特殊特性和兼容性，基于碳的FET在多年上升了[gydF4y2Ba1gydF4y2Ba］．研究人员寻求的热门设备是CNTFET和GNRFETS。GNRFET不面对基于CNT的设备经历的任何对齐和相关的问题[gydF4y2Ba4gydF4y2Ba]，因为它可以通过硅兼容的原位过程开发[gydF4y2Ba5gydF4y2Ba］．另一方面，基于石墨烯的电路面对不同的困难，包括降级的迁移率，不稳定的电导率和由于过程变化而小的带隙[gydF4y2Ba6gydF4y2Ba］．然而，可以通过带隙工程来克服小带隙问题。gydF4y2Ba

数字gydF4y2Ba1gydF4y2Ba描绘了具有由源极，栅极和排水管连接的平行带的MOSFET样GNRFET的结构，以增加驱动强度。可以使栅极控制通道。通道的长度表示为gydF4y2BalgydF4y2Ba_chgydF4y2Ba，带宽度为gydF4y2BaWgydF4y2Ba_CH,gydF4y2Ba和丝带之间的空间gydF4y2Ba2号gydF4y2Ba_SP.gydF4y2Ba［gydF4y2Ba7gydF4y2Ba- - - - - -gydF4y2Ba9gydF4y2Ba］．本工作中使用的GNRFET的设备参数显示在表中gydF4y2Ba1gydF4y2Ba．使用的Spice模型来自用于MOSFET和FinFET的预测技术模型（PTMS）和GNRFET的urbana-Champaign模型[gydF4y2Ba10.gydF4y2Ba］．gydF4y2Ba


设备参数gydF4y2Ba	价值gydF4y2Ba

频道的长度gydF4y2Ba	15纳米gydF4y2Ba
顶栅介质材料厚度gydF4y2Ba	0.95纳米gydF4y2Ba
相邻的GNR之间的空间gydF4y2Ba	2nm.gydF4y2Ba
不。的GNRsgydF4y2Ba	6gydF4y2Ba
底物氧化厚度gydF4y2Ba	20nm.gydF4y2Ba
GNR格子中的二聚体线数量gydF4y2Ba	12.gydF4y2Ba

GNRFET可以克服在100nm Si MOSFET中普遍存在的短信效果。GNRFET提供减少的能量延迟 - 产品（EDP）和功率延迟 - 产品（PDP）一个幅度低于MOSFET的阶数。尽管GNRFET是节能的，但是该装置的电路性能受互连电容的限制。gydF4y2Ba

２.１.SRAM的细胞gydF4y2Ba

基本6T-SRAM单元的结构在图中示出gydF4y2Ba2gydF4y2Ba．接入晶体管为M5和M6，将两个交叉耦合逆变器的输出节点与位线(BL)和位线条(BL’)耦合。WL作为写行。每当写行高时，BL和BL '上的数据被发送到节点gydF4y2Ba问gydF4y2Ba和gydF4y2Ba问gydF4y2Ba分别的。上拉晶体管为M4和M2。另一方面，晶体管M3和M1作为下拉晶体管工作[gydF4y2Ba10.gydF4y2Ba］．在工作中进行了6T-SRAM细胞的稳定性分析。为了进行稳定性分析，必须仔细地选择晶体管的尺寸[gydF4y2Ba11.gydF4y2Ba，gydF4y2Ba12.gydF4y2Ba］．在8T SRAM单元中，将两个n型FET添加到传统的6T SRAM单元中，该传统的6T SRAM单元被读字线（RWL）控制，以隔离访问和写入模式路径以获得更好的访问稳定性。gydF4y2Ba

2.2。晶体管尺寸为6T和8T SRAM细胞gydF4y2Ba

桌子gydF4y2Ba2gydF4y2Ba标记用于各种SRAM拓扑和表的结构的尺寸gydF4y2Ba3.gydF4y2Ba描绘FinFET的设备参数。16nM MOSFET中使用的纵横比如下：PMOS晶体管，即M2和M4，通过考虑与W-48nm和L-16nm一起使用gydF4y2BaWgydF4y2Ba/gydF4y2BalgydF4y2Ba比率为3，而诸如M1，M3，M5，M6，M7和M8的NMOS晶体管与W-16nm和L-16nm一起使用。检查8T SRAM细胞以增强SRAM细胞的效率，其含有常规的6T SRAM细胞[gydF4y2Ba13.gydF4y2Ba，gydF4y2Ba14.gydF4y2Ba］．NMOS将电子作为多数电荷载流子，而PMOS具有多数电荷载体的孔。电子从孔的迁移率~2.7倍，从而可以通过将PMOS ~3次施展到NMOS尺寸来近似。gydF4y2Ba


晶体管gydF4y2Ba	6 t SRAMgydF4y2Ba		8 t SRAMgydF4y2Ba
	场效应晶体管gydF4y2Ba	GNRFETgydF4y2Ba	场效应晶体管gydF4y2Ba	GNRFETgydF4y2Ba
	WgydF4y2Ba/gydF4y2BalgydF4y2Ba比率gydF4y2Ba	WgydF4y2Ba/gydF4y2BalgydF4y2Ba比率gydF4y2Ba	WgydF4y2Ba/gydF4y2BalgydF4y2Ba比率gydF4y2Ba	WgydF4y2Ba/gydF4y2BalgydF4y2Ba比率gydF4y2Ba

米gydF4y2Ba1gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba2gydF4y2Ba	48/16gydF4y2Ba	0.86 / 15.gydF4y2Ba	48/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba3.gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba4gydF4y2Ba	48/16gydF4y2Ba	0.86 / 15.gydF4y2Ba	48/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba5gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba6gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba7gydF4y2Ba	- - - - - -gydF4y2Ba	- - - - - -gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba
米gydF4y2Ba8gydF4y2Ba	- - - - - -gydF4y2Ba	- - - - - -gydF4y2Ba	16/16gydF4y2Ba	0.86 / 15.gydF4y2Ba


设备参数gydF4y2Ba	值（NM）gydF4y2Ba

门的长度,gydF4y2BalgydF4y2Ba_ggydF4y2Ba	16.gydF4y2Ba
Top-fin宽度,gydF4y2BaWgydF4y2Ba_{最佳gydF4y2Ba}	8gydF4y2Ba
Bottom-fin宽度,gydF4y2BaWgydF4y2Ba_{底部gydF4y2Ba}	8gydF4y2Ba
翅片高度,gydF4y2BaHgydF4y2Ba_fgydF4y2Ba	32.gydF4y2Ba
有效氧化厚度，EOTgydF4y2Ba	1gydF4y2Ba

3. GNRFET的设备性能gydF4y2Ba

本节侧重于GNRFET的电气设备性能。理论上的工作表明，GNRS具有与其宽度成反比的带隙。电导率也由边缘状态决定。观察到具有主要扶手椅边缘的GNRS是半导体的，而具有主要曲折边缘的GNRS表现出金属性质。gnr的宽度（表示gydF4y2BaWgydF4y2Ba_CHgydF4y2Ba）通常通过二聚体线的数量定义gydF4y2BaNgydF4y2Ba,在那里gydF4y2BaWgydF4y2Ba_CHgydF4y2Ba=√3 dgydF4y2Ba_ccgydF4y2Ba（gydF4y2BaNgydF4y2Ba+ 1) / 2,gydF4y2BadgydF4y2Ba_ccgydF4y2Ba碳 - 碳键距离为0.142nm。因此，PGNR和NGNR模型的宽度为0.86nm，长度为15 nm [gydF4y2Ba15.gydF4y2Ba］．为了隔离电池芯与输出，两个额外的n型晶体管与控制信号和额外的位线被合并。写模式是通过接入晶体管实现的。进行访问模式，存储的数据出现在访问位上。该设计中的交叉耦合逆变器在写入模式下是开路的，因为只有在访问模式下才需要反馈环路来存储数据[gydF4y2Ba16.gydF4y2Ba］．gydF4y2Ba

gnrfet的器件性能可以通过它们来评估gydF4y2Ba我gydF4y2Ba_dgydF4y2Ba-gydF4y2BaVgydF4y2Ba_dgydF4y2Ba如图所示的特性gydF4y2Ba3.gydF4y2Ba对于0 V至1 V.数字的多个栅极电压。图gydF4y2Ba4gydF4y2Ba说明了gydF4y2Ba我gydF4y2Ba_dgydF4y2Ba-gydF4y2BaVgydF4y2Ba_ggydF4y2Ba转移对称N型和P型GNRFET的特性gydF4y2BaVgydF4y2Ba_dgydF4y2Ba| = 0.1 VgydF4y2BaVgydF4y2Ba_dgydF4y2Ba| = 1 V.

4.核材料提取gydF4y2Ba

为了图形化地获得SNM，通过图中所示的接入模式和写入模式原理图描绘电压转移特性的蝴蝶曲线gydF4y2Ba5gydF4y2Ba和gydF4y2Ba6gydF4y2Ba,分别。根据工作模式对交叉耦合逆变器的反馈进行分离。SRAM细胞的电压转移特性(VTC)是在节点进行的gydF4y2Ba问gydF4y2Ba和gydF4y2Ba问gydF4y2Baʹ。gydF4y2Ba

4．1.SRAM细胞的稳定性分析gydF4y2Ba

图gydF4y2Ba7gydF4y2Ba，gydF4y2Ba8gydF4y2Ba，和gydF4y2Ba9gydF4y2Ba在保留模式，访问模式和写入模式下显示6T SRAM单元格的蝴蝶曲线。可以从蝴蝶曲线图中获得SNM。在以前的工作中，SRAM模型的仿真在22 nm FinFET技术上进行了。基于FinFET的8T SRAM电池在静态噪声边缘（SNM）和功耗高于6T SRAM单元的功耗更好[gydF4y2Ba17.gydF4y2Ba］．本文分析了基于MOSFET (16 nm)、FinFET (16 nm)和gnfet (15 nm)的SRAM设计，以提高基于功率、延迟和PDP的效率。蝶曲线是通过切换得到的gydF4y2BaxgydF4y2Ba-axis和gydF4y2BaygydF4y2Ba-1个VTC曲线的轴，然后将这两个单独的VTC曲线合并在一起。图gydF4y2Ba5gydF4y2Ba和gydF4y2Ba6gydF4y2Ba分别描述SRAM单元在保留模式和访问模式下的蝴蝶曲线测量原理图。数字gydF4y2Ba7gydF4y2Ba显示写操作中SRAM单元的VTC测量。写入模式是写入逻辑0的过程gydF4y2Ba问gydF4y2Ba逻辑1gydF4y2Ba问gydF4y2Ba， BL接地，BLB连接gydF4y2BaVgydF4y2Ba_ddgydF4y2Ba．8T gnfet SRAM单元在保持模式和访问模式下的静态噪声裕度分别为300 mV和340 mV。SRAM单元在写入模式下的SNM为380mv。然后评估MOSFET、FinFET和gnfet之间的平均功率、延迟和功率延迟乘积等性能指标。传播延迟是应用输入后输出开关的时间差。本文以参考信号为输入，采集信号为输出，利用COSMOSCOPE工具计算了延迟。平均而言，基于gnrfet的SRAM设计耗散的功率比MOSFET和FinFET低10倍左右，这表明石墨烯基器件是一个更安全的选择，以减少功率损耗增加的比例。不同的设计提供了不同的访问时间测量性能。基于gnrfet的SRAM设计显示了三种设计中最小的写入延迟，而基于finfet的SRAM设计在写入位线时表现略好。总的来说，gnfet和finfet的SRAM设计都优于mosfet设计。gydF4y2Ba

桌子gydF4y2Ba4gydF4y2Ba显示MOSFET，FinFET和基于GNRFET的6T SRAM单元和8T SRAM单元的噪声裕度。观察到，对于6T和8T SRAM单元的SNM的值没有变化。另外，8T SRAM单元具有改进的访问静态噪声裕度（ASNM），而是相当于写入静态噪声裕度（WSNM）至6T SRAM单元。例如，基于GNRFET的8T SRAM细胞具有比6T SRAM细胞的ASNM增强58％。从读取位线到地放电路径为零，这导致8T SRAM访问模式稳定性[gydF4y2Ba17.gydF4y2Ba，gydF4y2Ba18.gydF4y2Ba］．gydF4y2Ba


SRAM特征gydF4y2Ba	6 t SRAMgydF4y2Ba			8 t SRAMgydF4y2Ba
SRAM特征gydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba

SNM（MV）gydF4y2Ba	245.gydF4y2Ba	280gydF4y2Ba	300gydF4y2Ba	245.gydF4y2Ba	280gydF4y2Ba	300gydF4y2Ba
asnm（mv）gydF4y2Ba	170gydF4y2Ba	200.gydF4y2Ba	215.gydF4y2Ba	205.gydF4y2Ba	256.gydF4y2Ba	340.gydF4y2Ba
WSNM（MV）gydF4y2Ba	359.gydF4y2Ba	378.gydF4y2Ba	390.gydF4y2Ba	350.gydF4y2Ba	374.gydF4y2Ba	380.gydF4y2Ba

桌子gydF4y2Ba5gydF4y2Ba，gydF4y2Ba6gydF4y2Ba，和gydF4y2Ba7gydF4y2Ba显示了6T SRAM和8T SRAM单元在MOSFET，FinFET和GNRFET技术的平均功率，延迟和功率延迟产品方面比较摘要。gydF4y2Ba


SRAM特征gydF4y2Ba	6 t SRAMgydF4y2Ba			8 t SRAMgydF4y2Ba
SRAM特征gydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba

保留模式（W）gydF4y2Ba	3.0×10gydF4y2Ba^{−7gydF4y2Ba}	5.3×10gydF4y2Ba^{−6gydF4y2Ba}	1.8×10gydF4y2Ba^{−6gydF4y2Ba}	3.2×10gydF4y2Ba^{−8gydF4y2Ba}	2.2×10gydF4y2Ba^{−8gydF4y2Ba}	2.3×10gydF4y2Ba^{−8gydF4y2Ba}
访问模式（W）gydF4y2Ba	3.0×10gydF4y2Ba^{−7gydF4y2Ba}	5.3×10gydF4y2Ba^{−6gydF4y2Ba}	1.8×10gydF4y2Ba^{−6gydF4y2Ba}	5.0×10gydF4y2Ba^{−8gydF4y2Ba}	5.0×10gydF4y2Ba^{−8gydF4y2Ba}	4.9×10gydF4y2Ba^{−8gydF4y2Ba}
写模式(W)gydF4y2Ba	4.5×10gydF4y2Ba^{−7gydF4y2Ba}	8.2×10gydF4y2Ba^{−6gydF4y2Ba}	2.1×10gydF4y2Ba^{−6gydF4y2Ba}	3.6×10gydF4y2Ba^{−7gydF4y2Ba}	3.5×10gydF4y2Ba^{−7gydF4y2Ba}	3.5×10gydF4y2Ba^{−7gydF4y2Ba}


SRAM特征gydF4y2Ba	6 t SRAMgydF4y2Ba			8 t SRAMgydF4y2Ba
SRAM特征gydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba

保留模式gydF4y2Ba	1.9×10gydF4y2Ba^-13gydF4y2Ba	1.4×10gydF4y2Ba^-14gydF4y2Ba	1.3×10gydF4y2Ba^-13gydF4y2Ba	2.5×10gydF4y2Ba^-13gydF4y2Ba	1.6×10gydF4y2Ba^-13gydF4y2Ba	1.3×10gydF4y2Ba^-13gydF4y2Ba
访问模式（s）gydF4y2Ba	2.5×10gydF4y2Ba^-13gydF4y2Ba	2.0×10gydF4y2Ba^-13gydF4y2Ba	1.6×10gydF4y2Ba^-13gydF4y2Ba	3.7×10gydF4y2Ba^-13gydF4y2Ba	3.6×10gydF4y2Ba^-13gydF4y2Ba	3.0×10gydF4y2Ba^-13gydF4y2Ba
写模式(s)gydF4y2Ba	1.3×10gydF4y2Ba^-13gydF4y2Ba	1.0×10gydF4y2Ba^-13gydF4y2Ba	9.3×10gydF4y2Ba^-12gydF4y2Ba	1.4×10gydF4y2Ba^-13gydF4y2Ba	1.3×10gydF4y2Ba^-13gydF4y2Ba	1.1×10gydF4y2Ba^-13gydF4y2Ba


SRAM特征gydF4y2Ba	6 t SRAMgydF4y2Ba			8 t SRAMgydF4y2Ba
SRAM特征gydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba	场效应晶体管gydF4y2Ba	FinFETgydF4y2Ba	GNRFETgydF4y2Ba

保留模式(J)gydF4y2Ba	5.5×10gydF4y2Ba^-18gydF4y2Ba	7.6×10gydF4y2Ba^-19gydF4y2Ba	2.2×10gydF4y2Ba^-19gydF4y2Ba	8.2×10gydF4y2Ba^-21gydF4y2Ba	3.5×10gydF4y2Ba^-21gydF4y2Ba	3.1×10gydF4y2Ba^-21gydF4y2Ba
访问模式（s）gydF4y2Ba	7.5×10gydF4y2Ba^-18gydF4y2Ba	1.0×10gydF4y2Ba^-20gydF4y2Ba	2.9×10gydF4y2Ba^-19gydF4y2Ba	1.8×10gydF4y2Ba^-22gydF4y2Ba	1.8×10gydF4y2Ba^-22gydF4y2Ba	1.5×10gydF4y2Ba^-22gydF4y2Ba
写模式（j）gydF4y2Ba	5.7×10gydF4y2Ba^-18gydF4y2Ba	8.6×10gydF4y2Ba^-19gydF4y2Ba	2.0×10gydF4y2Ba^-19gydF4y2Ba	5.0×10gydF4y2Ba^-18gydF4y2Ba	4.6×10gydF4y2Ba^-20gydF4y2Ba	3.7×10gydF4y2Ba^-19gydF4y2Ba

CMOS逻辑门的平均功耗，由一个周期输入电压波形驱动，理想的上升和下降时间为零，可以从对输出节点充电到VDD和对总输出负载电容充电到地电平所需的能量计算出来。传输延迟由高到低(tpHL)是输入由低到高切换后输出由高到低的延迟。延迟通常在输入输出切换点计算。通过分析瞬态分析，分别用synopsys HSPICE和COSMOSCOPE计算了功率和延迟[gydF4y2Ba19.gydF4y2Ba］．类似地，在DC分析中使用Cosmoscope计算SNM。电路电感可能通过在并联输出处包含片上解耦电容来使得可以补偿尖峰。传播延迟在输入上升的50％之间和输出上升的50％之间计算。除了平均功耗外，获得了电源，延迟和PDP方面设计的度量性能[gydF4y2Ba20.gydF4y2Ba］．PDP参数是优值图，由gydF4y2Ba

我们提出的15nm基于GNRFET的6T和8T SRAM电池具有较少的功耗和增强的稳定性。我们的研究结果显示，基于GNRFET的8T SRAM单元中，访问模式期间的静态噪声裕度大大提高。在这项工作中，对于MOSFET，16nm的短栅极长度为16nm的所有设计，用于FinFET 16 nm，对于GNRFET为15 nm。此外，尚未报告以前作品的功耗[gydF4y2Ba19.gydF4y2Ba，gydF4y2Ba20.gydF4y2Ba］．根据保留模式下的性能分析，6T和8T SRAM细胞没有显著差异。尽管如此，8T SRAM单元通常通过支持将存取和写入操作分开的存取晶体管来提高存取稳定性。因此，当涉及到访问模式时，8T SRAM细胞表现相当好。在写入模式下，6T SRAM细胞的性能优于8T SRAM细胞。这是由于晶体管的开关活动。然而，在本工作中，提出了在接入模式下的功耗，并显示最低的功耗仅为4.9 × 10gydF4y2Ba^{−8gydF4y2Ba} W to obtain the maximum access stability of 340 mV for GNRFET-based 8T SRAM cells.

结论gydF4y2Ba

GNRFET是另一种替代解决方案，可以解决诸如SUB-100 NM技术节点中的传统平面MOSFET中发生的障碍和挑战。已经探讨了15nm GNRFET的排水和转移特性。我们在不同操作模式下进行了6T SRAM细胞和8T SRAM细胞的仿真和分析。SNM从变频器VTC的最大正方形获取。有两种类型的SNM会影响SRAM单元的稳定性，即写静态噪声裕度（WSNM）和接入静态噪声裕度（ASNM）。6T SRAM访问模式的SNM小于保留模式期间6T SRAM的静态噪声裕度。8T SRAM细胞显示比传统的6T SRAM单元更好的ASNM。由于从存储节点的访问路径隔离，基于GNRFET的8T SRAM配置优于OSNM中的6T SRAM单元58.1％。与6T SRAM电池相比，8T SRAM细胞的访问模式的PDP显着降低。功耗的降低是由于应用单个位线来读入所提出的基于GNRFET的8T SRAM模型。 It can be concluded that the GNRFET-based 8T SRAM cells show significant improvement in their performance with better stability and low-power consumption in the access mode.

数据可用性gydF4y2Ba

用于支持这项研究结果的数据包括在文章中。gydF4y2Ba

利益冲突gydF4y2Ba

提交人声明有关本文的出版物没有利益冲突。gydF4y2Ba

致谢gydF4y2Ba

Michael Tan感谢UTM基础研究(UTMFR)提供的资金支持(投反对票)。q.j13000.2551.21 h51)，使研究得以顺利进行。gydF4y2Ba

参考文献gydF4y2Ba

M. U. Mohammed和M. H.Chowdhury，“基于双闸门肖特基 - 屏障型GNRFET的节能SRAM单元设计，具有最小二聚体线”gydF4y2Ba2019年IEEE电路与系统国际研讨会论文集gydF4y2Ba，pp.1-4，札幌，日本，2019年5月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
P. Singh, R. Chandel，和N. Sharma，“使用CNT和GNR场效应晶体管的SRAM电池的稳定性分析”，刊于gydF4y2Ba2017第十届当代计算国际会议论文集(IC3)gydF4y2Ba，pp.1-6，诺伊达，印度，2017年8月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
S. haravi Hamedani和M. Hossein Moaiyeri，“10纳米以下技术多层石墨烯纳米带和多壁碳纳米管互连串扰效应的比较分析，”gydF4y2BaIEEE电磁兼容性交易gydF4y2Ba，卷。62，没有。2，pp。1-10,2019。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
S. Sayyah Ensan, M. Hossein Moaiyeri, M. Moghaddam，和S. Hessabi，“FinFET技术中的低功率单端SRAM”，gydF4y2Ba国际电子与通信杂志gydF4y2Ba，第99卷，第361-368页，2018。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
S. Sayyah Ensan，M. Hossein Moaiyeri，B. Ebrahimi，S. Hessabi和A. -K.Ali，“一个低泄漏和高可写的SRAM细胞，带有后门偏置在FinFET技术”，gydF4y2Ba计算电子学杂志gydF4y2Ba，卷。18，不。2，pp。519-526。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
M. U. Mohammed，A.Nizam，L. Ali和M. H. H. Chowdhury，基于MOS型石墨烯纳米带FET的低泄漏SRAM位设计，“gydF4y2Ba2019年IEEE电路与系统国际研讨会论文集gydF4y2Ba，pp.1-4，札幌，日本，2019年5月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
Y. Banadaki，K.M.Mohsin和A. Srivastava，“用于高温传感应用的石墨烯场效应晶体管”gydF4y2BaSPIE，纳米传感器，生物传感器和信息技术传感器和系统的诉讼程序gydF4y2Ba，美国加州圣地亚哥，2014年4月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
S. V. Morozov, K. S. Novoselov, M. I. Katsnelson等，“石墨烯及其双分子层的巨大固有载流子流动性”，gydF4y2Ba物理审查信gydF4y2Ba，卷。100，2008年。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
A. K. Geim和K. Novoselov，“石墨烯的崛起”，gydF4y2Ba自然材料gydF4y2Ba，第6卷，第2期3，页183-191,2007。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
尹勇，G. Fiori, S. Hong, G. Iannaccone, J. Guo，“石墨烯纳米带fet与肖特基接触和掺杂层的性能比较，”gydF4y2Ba电子设备上的IEEE交易gydF4y2Ba，卷。55，不。9，pp。2314-2323,2008。gydF4y2Ba查看在：gydF4y2Ba谷歌学者gydF4y2Ba
m . Gholipour y y。Chen, A. Sangai，和D. Chen，“基于技术缩放的单和双栅gnrfet的高精度spice兼容建模研究”，刊于gydF4y2Ba欧洲会议和展览中设计，自动化和测试的诉讼程序gydF4y2Ba，pp。1-6，德累斯顿，德国，2014年4月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
A. Gune和A. Gupta，“基于石墨烯纳米带的静态随机存取存储器，以获得更好的噪声边际和功率降低”gydF4y2Ba2013年高级纳米材料和新兴工程技术会议的诉讼程序（ICANMEET）gydF4y2Ba，第450-452页，印度金奈，2013年7月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
Y.Y.Chen，M. Ghotipour和D. Chen，“柔性过渡金属二甲基化物场效应晶体管：弯曲，过程变化和缩放下的延迟和功率的电路级模拟研究，”gydF4y2Ba2016年第21届亚洲及南太平洋设计自动化会议（ASP-DAC）的诉讼程序gydF4y2Ba，pp.761-768，中国澳门，2016年1月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
A. Betti, G. Fiori，和G. Iannaccone，“由于声子散射，理想石墨烯纳米带的强迁移率降解”，gydF4y2Ba应用物理快报gydF4y2Ba，卷。98，没有。2011年2月21日。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
Y.Y.陈，A. Rogachev，Amit S.，G. IanAccone，G.Fiori和D.陈，石墨烯纳米带场效应晶体管的香料兼容模型，实现了过程变化的电路电平延迟和功率分析，2013年。gydF4y2Ba
N. Mathan，M.Vadivel和S. Jayashri，“使用碳纳米管场效应晶体管技术的超低功率多相抽取滤波器的性能指标”gydF4y2Ba国际计算机辅助工程与技术杂志gydF4y2Ba，卷。10，没有。3，pp。209-217，2018。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
N. E. Alias, A. Hamzah, M. L. P. Tan, U. U. Sheikh, M. A. Riyadi，“基于优化FinFET的8T SRAM单元设计的低功耗和高性能”gydF4y2Ba2019年第6届电气工程国际电气工程国际会议（EECSI）的诉讼程序gydF4y2Ba，pp。66-70，印度尼西亚万隆，2019年9月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
S. P. Mohanty, J. Singh, E. Kougianos, D. K. Pradhan，“基于统计DOE-ILP的纳米cmos SRAM的功率性能过程(P3)优化”，gydF4y2Ba一体化gydF4y2Ba，卷。45，不。1，pp。33-45,2012。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
G. K. reddy，K.Jainwal，J. Singh和S. P. Mohanty，“过程变化容忍9T SRAM Bitcell Design”gydF4y2Ba第十三国际优质电子设计研讨会的诉讼程序gydF4y2Ba，pp.493-497，圣克拉拉，加利福尼亚州，2012年3月。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba
E. Grossar, M. Stucchi, K. Maex，和W. Dehaene，“用于纳米技术的SRAM电池的读稳定性和写能力分析”，gydF4y2Ba固态电路IEEE杂志gydF4y2Ba号，第41卷。11，页2577-2588,2006。gydF4y2Ba查看在：gydF4y2Ba出版商网站gydF4y2Ba|gydF4y2Ba谷歌学者gydF4y2Ba

纳米技术杂志gydF4y2Ba