沟道厚度对栅槽式纳米SOI mosfet电特性和串联电阻影响的建模

抽象的

超薄体(UTB)和纳米体(NSB) SOI-MOSFET器件采用选择性“栅槽”工艺在同一硅片上制备，具有相似的W/L，但通道厚度分别为46 nm和低于5 nm。他们在室温下测量的电流-电压特性被发现有几个数量级的惊人的不同。通过考虑严重的迁移率下降和巨大串联电阻的影响，我们分析了这一结果，发现最后一个似乎更一致。然后，通过集成栅电压相关漏极源串联电阻，可以解析推导出NSB的电特性。本文首次报道了沟道厚度对串联电阻的影响。将这种影响集成到解析模型中，以描述饱和电流随通道厚度的变化趋势。这种建模方法可能有助于解释其他纳米器件的异常电学行为，其中串联电阻和/或迁移率下降是一个很大的关注。

1.介绍

纳米尺度的绝缘体(SOI)金属氧化物半导体场效应晶体管基于设备是允许超快数据处理的最新系统的构建块。这是根据努力开发新一代超快速计算机的基于一方面的电子和信号处理[1]以及用于通信系统的先进一代纳米级器件[2，3.另一方面。在本文中，我们报告了硅通道厚度对SOI MOSFET NSB电特性的影响，并提出了一个精确的模型，允许评估串联电阻和饱和电流作为厚度或栅极电压的函数，当部分目的是解释较薄的沟道的异常输运行为时，沟道的厚度低至1.6 nm，并通过选择性栅槽工艺获得[4］．

通过UTB SOI MOSFET架构可实现的短频道效果的优异控制使其成为终极纳米仪表尺度的良好候选者。因此，在近年来，薄半导体膜的运输性能研究引起了相当大的关注。

在本文中，我们提出了NSB通道厚度对串联电阻的影响，以完成NSB电气特性的统一模型。这些新的解释方法和分析模型，除了已有的有关串联电阻的知识外，还可用于预测纳米尺度上的输运现象和修正电学特性。

2.方法

２.１.SIMOX首选晶圆加工技术

过去开发了几种技术来制造绝缘体上硅(SOI)器件[5- - - - - -8]，自从他们的实施是有前途的[9- - - - - -11.]用于超大规模集成电路[12.]， 低电量 [13.]、军事及太空[14.，以及降低成本[15.]应用程序。如今，SOI晶片主要使用SOI晶片和SOITEC公司专利的SOI晶片和智能切割工艺技术制造，允许出色的厚度均匀性[16.］．然而，在这项研究中，前SOITEC技术被称为“植入氧分离(SIMOX)”(separationby implan- oxygen，简称SIMOX)是首选技术，因为它具有明显的优势，可以在同一晶片上呈现SOI厚度的初始梯度。如图所示，这种理想的梯度在纳米尺度体(NSB)器件的加工过程中保持不变1，其中介绍了SOI厚度梯度的分光光度测量直径SIMOX测试晶圆，使用栅槽工艺减薄后。因此，可以研究厚度对NSB电特性的影响。在图2，测试的NSB器件以通过分光光度法测量的每相应的通道厚度呈现为1.6至4.6nm。在EX原位HRTEM测量中确认了临界通道厚度为1.6nm的准确性。

２.２.准确校正氧化炉

最具挑战性的步骤是精确控制SOI层的稀释过程，在厚度小于10 nm的范围内使用局部氧化，同时源和漏极区域保持在原始厚度。为了检验精确减薄的能力，在表征炉温、氧化持续时间和生长速率等炉参数时，对厚度小于10 nm的减薄进行了初步试验[17.］．

２.３.采用嵌入门通道技术的器件处理

采用38 nm的氮化物掩模层(氮化物1)在15 nm的氧化层(PAD OX)上进行局部氧化。氧化垫的作用是作为氮化物和硅之间的界面，以防止机械应力。在活性区域的末端对氮化物和氧化垫层进行第一次蚀刻，使其氧化成700nm厚的场氧化物(FOX)。在氮化层区域的中心进行的第二道蚀刻允许曝光沟道区域，而周围的氮化层覆盖了源极和漏极区域。然后进行了两步氧化。首先，在去除沟道之前，生长一个75 nm厚的牺牲氧化物层，称为沟道氧化物(CHAN OX)，以显著降低沟道厚度至约10 nm。第二阶段的氧化(25 nm厚),称为门氧化(气态氧),是一个更准确的步骤可能最后一个纳米级厚度的通道,在1.6到6.5 nm,作为栅氧化层本身,当厚度分布均匀性和Si-SiO₂界面质量(18.]用作重要的参数[19.，20.］．为了得到参考器件，即初始硅通道接近46 nm，氮化掩模没有蚀刻，因此栅绝缘层由沉积在15 nm PAD OX层上的38 nm厚氮化层构成。

2.4。制造接触电极

然后，220纳米的多晶硅层沉积在栅氧化物上，氧化，并形成栅电极。在源极/漏极/栅极磷植入物之前，为了防止植入物热退火过程中薄硅层的进一步氧化，需要沉积一层30 nm的氮化层(氮化2)。等离子体增强化学气相沉积(PECVD)氧化物(硅氧烷2)的厚度为350 nm，然后是铝金属化步骤，以确定接触区域。

2．5．器件加工的TCAD仿真

为了对工艺限制进行更深入和准确的分析，使用TCAD (TSUPREM-4)软件将层沉积过程转换为设备模型。该程序的主要输出之一是2D设备横截面，其中包括结构中各层材料的精确边界。

在图3.，我们提供了一个NSB的横截面，包括源极、门极和漏极(对应的)。， S, G，和D)部件和栅槽硅通道的放大。如上图所示，由前面描述的层构成的有源区域(源极、栅极和漏极端子)，在垂直轴上由铝触点(10层)端接，在水平轴上由场氧化物(07层)边界限制。埋入的氧化物(层02)作为块硅(层01)和栅槽硅通道(层03)之间的屏障。

图的下插入3.表示栅极凹槽通道的缩放，当硅层从46nm缩短到1.6nm的最小厚度时，如图中的HRTEM图片所确认2．这指出了凹进工艺的优点，在这种工艺中，只有硅通道变薄，而源极和漏极延伸仍然保持原来的厚度。因此，不应影响漏极和源极的串联电阻先验通过细化过程。

除了图3.，提出了一个模拟的TCAD横向视图的设备层，并在汇总表中给出了工艺参数的补充列表1．

3.结果

3．1．-线性域的特征

使用来自Keithley Ltd.的半导体表征系统（SCS-4200），-测量（室温，暗条件）在选择四个NSB器件（E15，G15，C12和C03）上进行，具有相同的通道宽度和长度（μM / 8. μM)，但通道厚度()以下:1.6,2.4,2.9和4.9 nm分别。由于正极氧化物(GOX)厚度为26 nm，经HRTEM和椭偏仪检测，正极电容(）评估为138 nf / cm²．背栅接触保持漂浮物体。漏水流（）与栅极电压（）特征（从-4到V）were measured in the linear domain (constant lowv）并呈现在图中4对于四个NSB。

通过增加从−4 V到−1 V，慢慢减少，略有依赖，表示与经典和SOI-MOSFET设备的栅极感应的漏极泄漏（GID1）相似的泄漏现象（负电阻）[21.］．

为从−1 V到−0.5 V，观测到至少在nm，与低数量级相结合，具有亚阈值范围的特征。我们注意到，阈下坡度由于河道厚度的减小而强烈退化。

然而,对于积极的值高于位于-0.5V的表观阈值电压，特性弯曲并变成了线性依赖性表示恒定跨导的在整个正域．由于我们的设备被视为长通道设备（μM)，有效流动性(）可以从中提取通过基于经典渐进通道近似的以下等式的线性域：

根据提取的值从图4为V和为other值(小于0.5 V保持在线性域中)，我们可以估计有效迁移率(）独立于和如图所示的四个nsb5．

令人惊讶的是，发现的价值低于10厘米²/弱递减．然而，据我们所知，在处理Sub 5 NM纳米级SOI-MOSFET器件的主要作品中，从未报道这种低位数量级[22.- - - - - -24.］．此外，有效迁移率在低有效场值和高有效场值(由于界面散射退化因子[25.),所以应该减少而不是一个固定的从图中看到4．

3.2。有效的迁移率与串联电阻为零

已知，在类似的soi - mosfet中，电子迁移率会因沟道厚度小于5 nm而严重降低。一些重要的研究将这种降解归因于表面态产生的库仑散射[23.，表面粗糙度[24.- - - - - -26.，增强声子[27散射机制。根据 [23.，表面粗糙度被描述为在低温下占主导地位的量子效应机制，但强烈依赖于沟道厚度即使在室温下也低于4nm。发现移动性以理论上减少为a法律。

这种与我们提取的有效迁移行为的差异使我们倾向于用寄生漏源串联电阻来解释我们的测量，这种电阻压倒了固有通道电导以及“屏蔽”前面提到的散射机制。

事实上，众所周知，如果源极漏极串联电阻与信道电导竞争，可以测量漏极电流的降低[28］．在线性域中，在0处时，漏极电流可用下式表示: 在哪里为通道的电导。

因此，除以固定值(0.1 V)乘以截距值在零非常大的串联电阻()可以计算。通过改变对于低值（低于0.4 V），我们得到了线性依赖性与在零，即由(3.)．

在图6,从图中提取的值4,，评估（1)，并与四个选定的通道厚度进行对比。经典的vs。由于电流扩散的双曲衰减被绘制出来供参考，但不能匹配提取的值。由同图可知，最优拟合指数如下: 与 MΩ and nm.

在图6,依赖发现与理论相去甚远吗粗糙度散射的依赖性[23.，24.］．此外，由界面电荷引起的远端库仑散射，据报道呈指数衰减在亚十纳米范围内[25.的提取值不能匹配．的解释依赖与将在论文的后面进行检验(Section4)．

３．3.串联电阻降解因子的提取

在图4,积极值，线性趋势与可以用下面的表达式来描述: 我们可以归纳(3.)使用串联电阻的依赖．因为在线性域中，具有欧姆行为,表达式可以被提取(5） 作为 在哪里串联电阻退化系数(单位V⁻¹)．

减少在高积极已经在经典MOSFET和LDD器件中观察到[29，30.］．因此,可以从对于一个给定的和从图4．在图7，与四个选定的通道厚度进行对比。

双曲线拟合最适合随沟道厚度衰减如下: 与纳米V⁻¹．

最后，漏源极串联电阻可表示为和：

3.4。-NSB饱和电流特性及模型

在图8我们给出了测量值-特征(扫从0到15 V)对于具有4.9和1.6nm的通道厚度，对于NSB分别为4.9和1.6nm。一方面，对于给定的时，通过减小通道厚度来减小饱和电流．另一方面，对于给定的，通过降低通道厚度，饱和电压几乎是恒定的。我们提出了一种模型来描述这些饱和度趋势．

3．5．饱和电流的依赖性关于通道厚度为讲

假设给定的， NSB饱和电压的变化主要是由于降压，我们可以写下列：

自变化以来被发现很弱特别是在4纳米以下，我们可以从(9）

从(8）我们可以近似（10.） 为了和低通过

通过整合（10.） 为了最后，我们最终得到了模型的饱和电流作为通道厚度的功能根据 在图9，模型饱和电流来自（12.)是绘制相对于通道厚度的NSBs。我们可以注意到与测量的饱和电流(为V和V）为the different NSB’s channel thicknesses.

4.说明串联电阻的互补结果

为了证实我们的解释，并从载流子迁移率中区分它，我们添加了几个基于经典的结果技术(31，32]以及栅极到通道电容测量（或“拆分“方法)33］．测量装置的电阻是由电阻的倒数斜率决定的吗-线性特性，即，．我们比较了两种器件的测量结果:通道厚度为1.6 nm的NSB器件和通道厚度为46 nm的参考UTB器件。通道宽度固定为80μm。

4.1。技术

在图10.，我们比较了两种设备的测量值拍摄于不同门长(μ米,8μ米,100μM)，对于不同的正栅电压(V, 1 V，和4 V)。UTBs,与呈线性增长趋势，呈下降趋势从经典MOSFET沟道电阻预期[31，32］．令人惊讶的是，对于NSB设备，发现几乎不变．这一结果表明了通道电阻的贡献对我们的设备来说可能是微不足道的。假设是连续的联系吗采用串联源漏电阻，可以用．

而且，如图所示10.，对于NSB设备，是随着．这与已经描述的趋势一致（6） 为了μ因此，这些结果表明，NSB电阻与固有的通道电阻无关，但明显被一个几乎独立的外部串联电阻压倒．尽管串联电阻通常是由诸如薄片接触电阻、扩散电阻和其他“导线电阻”等贡献组成的组合[34，这些贡献中没有一个表现出像这里所观察到的强通道依赖性。在我们的例子中，测量电阻应该与另一种散射现象有关。

4．2.Gate-to-Channel电容与栅电压

为了研究沟道反转层对NSB导电的贡献，门到沟道电容(）测量与对于两个频率( kHz and MHz) and compared to UTB’s results. In this setup, the drain and source contacts are connected together to the voltage supply, while the substrate contact is grounded to shunt the source-substrate and drain-substrate capacitances. As presented in Figure11.，显然低于阈值电压(约−0.5 V) UTB的门到通道电容受到较大重叠(或边缘)电容的限制2分别为1 MHz和100 kHz的约4.5pf和3.9 pf。重叠或边缘区域位于通道旁边的沟道边缘和/或源极和漏极延伸区域。频率的电容的正偏移可能是由于电缆电容对偏移电容值上的影响（在1MHz处的显着）的影响是导致的。多于，增加和饱和，因为通道电容(）在SOI-MOSFET中越来越多地进入其强烈的反转值[35］．然而，驼峰幅度（0.4PF）低于UTB的前栅电容（0.8PF）的预期值。两个频率的UTB曲线的模拟表明，栅极下方的接口陷阱没有响应，然后对于这些设备可以忽略不计。

对于与上一个UTB相同尺寸的NSB设备(（μm））但频道厚度低至1.4nm和以下，是否也受到较大重叠(或边缘)电容的限制(两个扩展区域)分别约6 pF和7.3 pF在1 MHz和100 kHz。的微小差异在NSB和UTB之间可能是由于由于稀疏过程引起的额外寄生电容。像UTB的一样增加和饱和的峰幅值为0.7 pF仍然低于预期的NSB的前门栅极电容(0.9 pF)。然而,稳定地减少正面在饱和度低于初始值之前价值。此外,最大限度的为零（通道的贡献）通过将频率从100 kHz增加到1 MHz来强烈降低。可以通过有助于添加电容分量的带电界面状态来解释该频率依赖性可以解释在较低的频率下[34，35］．如图所示，阈下斜坡的退化也证实了这一点4负电压阈值使我们的设备成为“耗尽型”设备。这些位于栅极下方和硅/硅氧化物界面上方的界面陷阱，可能在栅槽工艺的细化(氧化)步骤中引入。因此，这些被捕获的电荷也可能导致上述库仑散射[23.]并有助于指数衰减的测量电阻。

为了检查串联电阻对前次的巨大影响-图表在电源和UTB的源之间连接1MΩ的连续载荷电阻。从图中11.，我们可以看出，由于并行等效电路，电容驼峰对与串联电阻的电容关系预期的两个频率都是大大降低的（到0.05pf）。34, 88 - 90页)。重叠电容减小到1.5 pF(图中为补偿，与卸载UTB比较)。所以串联电阻可以解释在0-1 V范围的NSB设备，特别是在1 MHz，但低于100 kHz。人们可以解释这种差异的事实，表面状态更响应较低的频率，因此可以“屏蔽”串联电阻效应。此外,由于是随，其影响在较高时减弱值，所以它可以解释的增长在对于NSB设备，1 MHz的高于1 V。

4.3。移动充电密度和有效的流动性依赖

移动电荷密度（/厘米²)，可以通过积分前面的曲线来计算-减去后值(以提取通道贡献)和正常化到大门区域(80μ米8μm）。在图12.，是策划与100 kHz和1 MHz的UTB和NSB。而对于UTB，移动电荷密度在强反转中线性增加(上图))，并急剧减少和消失的NSB。通过结合的电导(）对于给定的，我们可以根据[34, 541页)

对于UTB，从(13.)与通用流动曲线一致[34，第546页]，其数量级为1000厘米²/ Vs。而对于NSB，有效迁移值小于5 cm²/Vs(但几乎恒定)，VGS在0-1.5 V范围在100 kHz(见图中插入)11.)．对于1mhz，有效迁移率随频率的增加而增加．这些移动性值与这些提取物兼容。如上所述，与相同类型的设备的文献相比，该值是太低的值。而且，增加了在高两种频率的观测值与文献中所报道的在高效率场的迁移率预期下降不一致[21.- - - - - -27］．这揭示了基于迁移率的迁移率提取方法的局限性依赖于栅极电压强大串联电阻的情况下分析。因此，在我们的情况下，可以通过串联电阻模型而不是通过导电倒置通道更好地描述相对于UTB的异常低电导的解释。值。指数衰减的另一种解释与可能与由于电子波函数在氧化通道界面穿透而产生的量子“皮肤效应”现象有关[36，但在这里，捕获电荷和库仑散射似乎更符合我们的结果。

5.结论

使用选择性凹陷栅极变薄工艺制造纳米级SOI MOSFET器件，以使通道厚度从4.9 nm降至1.6nm。测量电特性并被解释为栅极控制的串联电阻。发现电阻与通道厚度指数衰减。相应地提取了纳米级装置的饱和电流的分析模型。发现模型令人满意地拟合测量饱和电流的指数依赖性与沟道厚度。如图所示对频率的依赖，这种降解可能与沟道栅氧化物界面捕获的高电荷密度有关。我们承认电导下降的确切起因并非微不足道，需要进行更深入的研究。但是，在我们的案例中，串联电阻解释比从分裂中提取有效通道迁移率更具有物理相干性可能导致错误值和异常趋势的技术．

利益冲突

作者与本文没有利益冲突。

承认

作者愿意承认Albert Ciprut在TCAD模拟工作中的帮助。

参考文献

1. D. Esseni，P. Palestri和L. Selmi，“纳米级MOS晶体管，半古典传输和应用”剑桥大学出版社, 2011年。视图:谷歌学术搜索
2. A. Karsenty, A. Sa'ar, N. Ben-Yosef，和J. Shappir，“具有薄硅层的绝缘体上硅金属氧化物半导体晶体管的电致发光增强”，应用物理快报，第82卷，第2期26，页4830-4832,2003。视图:出版商的网站|谷歌学术搜索
3. D. Abraham, A. Chelly, D. Elbaz, S. Schiff, M. nabzny，和Z. Zalevsky，“基于SOI技术的光激活器件的电流-电压特性建模”，有源和无源电子元件，卷。2012年，第276145条，7页，2012年。视图:谷歌学术搜索
4. M. Chan，F. Assaderaghi，S.A.Parke，S.S. Yuen，C. Hu和P.K.Ko，“休息通道结构用于降低超薄SOI MOSFET中的源/漏极串联电阻”IEEE国际SOI会议论文集页172-173,1993年10月。视图:谷歌学术搜索
5. S. Cristaloveanu和S. S. Li，SOI晶片的形成方法- SOI材料和器件的电特性，CH 2，Kluwer学术出版商，1995年。
6. S. Cristoloveanu，“绝缘体上硅技术soi变形硅的现状、趋势和挑战”，IEEE电路与器件杂志，卷。15，不。1，pp。26-32,1999。视图:出版商的网站|谷歌学术搜索
7. M. Bruel, B. Aspar, B. Charlet et al.， " Smart cut ":一种有前途的新型SOI材料技术，" inIEEE国际SOI会议论文集， 178-179页，1995年10月。视图:谷歌学术搜索
8. B.舞蹈《欧洲SOI成年》半导体国际，页83-90,1994。视图:谷歌学术搜索
9. L. Peters，“SOI接管了硅叶的地方，”半导体国际, 1993年。视图:谷歌学术搜索
10. M. Alles和S. Wilson，《绝缘体上的薄膜硅:一种可行技术》，半导体国际，第20卷，第2期。4，第67-74页，1997。视图:谷歌学术搜索
11. A. Auberton-Herve和T. Nishimura，“基于soi的设备。地位概述。”固态技术，第37卷，第2期7日,1994年。视图:谷歌学术搜索
12. A. J.Auberton-Herve，J.M. Lamure，T.Barge，M.Bruel，B. Aspar和J.L.Pelloie，“ULSI应用的SOI材料”，“半导体国际，第97-104页，1995。视图:谷歌学术搜索
13. t·e·汤普森:“SOI三明治承诺快速、低功耗的集成电路，”电子商务今天，第43-47,1995。视图:谷歌学术搜索
14. J. Rhea，“美国国防部高级研究计划局的低功耗项目旨在移动应用，”军用与航空电子, 1996年。视图:谷歌学术搜索
15. P. H.歌手，“U.S. Chipmakers：Penny-Wise，百万美元愚蠢，“半导体国际, 1995年。视图:谷歌学术搜索
16. M. Bruel, B. Aspar, B. Charlet et al.， " Smart cut ":一种有前途的新型SOI材料技术，" inIEEE国际SOI会议论文集， 178-179页，1995年10月。视图:谷歌学术搜索
17. A. Karsenty，薄SOI MOS晶体管中电和电光现象的研究[PH.D.论文]，耶路撒冷希伯来大学，弗雷迪和纳丁·赫尔曼应用科学研究生院，微电子与电光学部，2003年。
18. L. Do Thanh和P. Balk，“Si-SiO的消除和产生₂低温氢退火的界面陷阱，“电化学学会学报，第135卷，第2期7，页1797-1801,1988。视图:谷歌学术搜索
19. S. Cristoloveanu和T. Ouisse二氧化硅的物理和化学₂和Si-SiO₂接口2.赫尔姆斯(c.r. Helms)和迪尔(b.e. Deal, Eds)。，pp. 309–318, Plenum Press, New York, NY, USA, 1993.
20. V. V. Afanos'ev, A. G. Revesz，和H. L. Hughes，“SIMOX结构中埋藏氧化物的限制现象受加工影响”，电化学学会学报，卷。143，不。2，pp。695-700,1996。视图:谷歌学术搜索
21. J. Wan, C. Le Royer, A. Zaslavsky, S. Cristoloveanu，“FD-SOI器件的门致漏漏:fet教给我们关于MOSFET的什么”，微电子工程第88期7, pp. 1301-1304, 2011。视图:出版商的网站|谷歌学术搜索
22. K. Uchida, H. Watanabe, A. Kinoshita, J. Koga, T. Numata, S. Takagi，“SOI厚度小于5 nm的超薄体SOI n-和p- mosfet中载流子传输机制的实验研究”，inIEEE国际设备会议的诉讼程序（IEDM '02），页47-50,2002年12月。视图:谷歌学术搜索
23. K. Uchida, J. Koga, S. Takagi，“双和单栅超薄体mosfet载流子传输机制的实验研究-库仑散射，体积反转，和δ.TSOI-induced散射”IEEE国际电子器件会议论文集，pp.805-808，2003年12月。视图:谷歌学术搜索
24. K. Uchida和S. Takagi，通过超薄 - 体金属氧化物 - 半导体场效应晶体管中硅与绝缘体膜的厚度波动引起的载波散射，“应用物理快报，第82卷，第2期17，页2916-2918,2003。视图:出版商的网站|谷歌学术搜索
25. D. Esseni, A. Abramo, L. Selmi，和E. Sangiorgi，“超薄单栅和双栅SOI n- mosfet中低场电子迁移率的物理模型，”电子设备上的IEEE交易，第50卷，第5期。12，页2445-2455,2003。视图:出版商的网站|谷歌学术搜索
26. F. Gámiz, J. B. Roldán, P. Cartujo- cassinello, J. A. López-Villanueva，和P. Cartujo，“表面粗糙度散射在双栅绝缘子上硅反转层中的作用”，应用物理学杂志，第89卷，第89期。3，页1764-1770,2001。视图:出版商的网站|谷歌学术搜索
27. F. Gamiz, J. B. Roldán，和J. A. López-Villanueva，“超薄绝缘子上硅逆温层声子限电子迁移率”，应用物理学杂志，第83卷，第4802-4806页，1998。视图:谷歌学术搜索
28. K. Lee, M. Shur, T. A. Fjeldly和T. Ytterdal，VLSI的半导体器件建模，Prentice Hall系列在电子和VLSI，C. S. Sodini系列，1993年。
29. K. K. Ng和W. T. Lynch，“MOSFET的栅电压相关串联电阻分析”，电子设备上的IEEE交易第33卷第3期7，第965-972页，1986。视图:谷歌学术搜索
30. M. Y. Kwong, C. Choi, R. Kasnavi, P. Griffin, R. W. Dutton，“基于二维器件模拟的源/漏扩展区域串联电阻计算”，电子设备上的IEEE交易，第49卷，第49期。7，页1219-1226,2002。视图:出版商的网站|谷歌学术搜索
31. J. G. J. Chern, P. Chang, R. F. Motta, N. Godinho，“一种确定MOSFET沟道长度的新方法”，IEEE电子器件通讯， vol. 1, no. 1第9页，170 - 173,1980。视图:谷歌学术搜索
32. C. H. Chu Hao, B. Cabon-Till, S. Cristoloveanu, G. Ghibaudo，“短沟道MOSFET参数的实验测定”，固态电子第28卷第2期10，第1025-1030页，1985。视图:谷歌学术搜索
33. K. Romanjek, F. Andrieu, T. Ernst，和G. Ghibaudo，“改进的分离C-V方法在0.1-以下的有效迁移率提取μm si mosfets，“IEEE电子器件通讯，第25卷，第2期8，页583-585,2004。视图:出版商的网站|谷歌学术搜索
34. d·k·施罗德半导体材料与器件特性，第8号，Wiley，第2版，1998年。
35. F. A. ikaiam, R. B. Beck, A. Jakubowski，“SOI-MOS电容器C-V行为的建模:部分耗尽和完全耗尽情况，”电子设备上的IEEE交易第45卷第5期5、1998年。视图:出版商的网站|谷歌学术搜索
36. A. I. Khan, M. K. Ashraf，和A. Haque，“在纳米级双栅mosfet中波函数穿透对短沟道效应的影响”IEEE电子器件和固态电路会议论文集，pp。2007年12月109-112。视图:出版商的网站|谷歌学术搜索

版权

版权所有©2013 A。Karsenty和A. Chelly。这是一篇发布在知识共享署名许可协议，允许在任何媒介上不受限制地使用、传播和复制，但必须正确引用原作。