一种具有块状氧化物的新型纳米级FDSOI MOSFET

摘要

通过将氧化物侧壁间隔技术应用于块氧化物封闭的硅体，我们证明了器件性能的提高，从而创建完全耗尽的绝缘体上硅(FDSOI) nMOSFET，这克服了对均匀超薄硅膜的需求。沿着硅体侧壁的块状氧化物的存在显著降低了漏极偏压对沟道的影响。因此，本文提出的FDSOI结构在漏极诱导势垒降低(DIBL)、开/关电流比、亚阈值摆幅和阈值电压漂移方面优于传统FDSOI结构。新的FDSOI结构实际上表现出与超薄体(UTB) SOI相似的行为，但没有超薄膜的相关缺点和技术挑战，因为厚的硅体允许降低自热的敏感性，从而提高热稳定性。

1.介绍

由于越来越多的市场需要更快、更可靠和更便宜的芯片，半导体科学一直在经历技术的快速发展[1］．然而，这些新技术中有许多都有不良的副作用。例如，当cmo(体互补金属氧化物半导体)的门长降低时，短通道效应(SCEs)，如漏极诱导势垒降低(DIBL)和阈值电压()，因为S/D侵占开始限制门控制通道的能力，这就成为一个重要的问题。此外，由于Si衬底和S/D区域之间存在PN结，大结漏电流阻止了在低待机功率(LSTP)应用中使用缩小的晶体管。此外，晶体管的寄生电容可能会强烈地影响CMOS器件的特性[2- - - - - -4］．因此，在超大规模集成(ULSI)电路中使用平面技术变得更具挑战性。

最近，绝缘体上硅(SOI)技术已经证明了纳米cmos缩放的前景。与体积硅的同类产品相比，SOI提供了更低的电容和更低的off状态漏电流()，主要是由于在硅活性层下存在埋置氧化物(BOX)层[5］．这可以归因于这样一个事实，即BOX可以被看作是一个“阻塞层”，以减少漏极电场。此外，由于有源区域是完全隔离的，它避免了经典CMOS器件的锁存问题。

然而，SOI技术的好处并非没有相关的问题。由于PDSOI MOSFET相对于硅层厚度的电性能，部分耗尽(PD) SOI晶体管在未来的45 nm以下半导体器件中无法获得更好的性能。已经证明，厚的Si膜使得还原DIBL非常困难[6］．完全耗尽(FD)超薄体(UTB) SOI MOSFET能够改善短沟道特性，但受到高S/D串联电阻的困扰，因为半导体硅层，根据定义，是超薄的。此外，当门对源超速驱动电压()足够高时，自热效应会导致UTBSOI MOSFET中与热不稳定性相关的负增量电导。因此，SOI器件的可靠性将因这些问题而降低[7- - - - - -11］．

我们之前的研究显示，带有块氧化物(bFDSOI)的FDSOI MOSFET的一些独特特性可以让它取代用于CMOS缩放的UTBSOI结构[12- - - - - -14］．bFDSOI和UTBSOI的设备参数未优化;然而，bFDSOI和UTBSOI均未显示高漏极ON-state电流(）.现在，采用采用氧化物侧壁间隔技术的块氧化物封闭硅体，本文提出了一种完全耗尽绝缘体上硅(FDSOI)的nMOSFET，以改善器件性能，而不使用超薄硅膜。此外，作者还优化了器件参数，以增强电流驱动器而不失去所需的电气特性。

本文的组织如下:器件的结构及其相应的仿真将在本节中描述2．节3.，比较bfdsoi - fet与FDSOI-FET、UTBSOI-FET和提升的S/D (E-S/D) UTBSOI-FET的电特性，然后在本节进行简要总结4．

2.器件结构与仿真

采用ISE-TCAD对薄S/D和凹式S/D bfdsoi - fet进行了设计和模拟。处理bFDSOI的关键步骤如图所示1．首先，硅体被电子束图案(见图)1(a))，对于薄的S/D bFDSOI-FET，使用化学气相沉积(CVD)作为阻挡层沉积60 nm厚的氧化物。然后将沉积的氧化层蚀刻回去，形成硅体的侧壁间隔物(见图)1(b - 1))。然后沉积一层多聚硅(5 nm厚)作为活性层(见图)1(颈- 1))。对于凹陷的S/D bFDSOI-FET，沉积和蚀刻15 nm厚的氧化物，形成Si体的侧壁间隔层(见图)1(b - 2))。然后，用化学机械抛光(CMP)沉积和平面化多晶硅。然后再沉积5 nm厚的Poly-Si形成活性区域(见图)1(c - 2))。对于两种bfdsoi - fet，一个2.3 KeV的二氟化硼(BF₂)通道植入剂量为1.15 × 10¹²厘米⁻²，然后进行快速热退火。因此，值对于这两种设备都是确定的。然后，生长1.4 nm厚的氧化物，沉积50 nm厚的聚硅层，然后形成栅图。在栅极图案之后，一层氮化层被沉积下来，并通过干蚀刻返回。然后，沉积10nm的氧化物作为植入屏层。为了在bfdsoi - fet中形成S/D区域，注入2.1 × 10的砷离子¹⁴厘米⁻²离子注入能量为14 KeV，然后进行热退火。结果表明，两个器件的源极/漏极电阻对漏极电流起着重要的作用。然后通过干腐蚀形成第二侧壁垫片。接触形成后，形成bfdsoi - fet。

图1

bfdsoi - fet工艺流程示意图。(a) Si体图案。(b-1)块状氧化物形成，其中块状氧化物的高度()等于硅体厚度()和块状氧化物的长度()是60 nm的薄S/D bFDSOI-FET。(b-2)块状氧化物形成，其中等于和凹进式S/D bFDSOI-FET为15 nm。(颈- 1)文章沉积。(c-2)多晶硅沉积，平面化，再沉积。(d)薄S/ d bFDSOI-FET。(e)隐式bFDSOI-FET。一个FDSOI-FET (f)。UTBSOI-FET (g)。(h) E-S/D UTBSOI-FET。对于薄的S/D和凹的S/D bfdsoi - fet及多硅通道厚度()分别为30 nm和5 nm。对于FDSOI-FET，的典型值为是30 nm。对于UTBSOI-FET，的典型值为（=)为5纳米。对于E-S/D UTBSOI-FET，典型值为（=)和多晶硅的S/D厚度分别为5 nm和30 nm。其他参数，BOX厚度()及前门氧化层厚度()分别为50 nm和1.4 nm。

在本文中，一些技术“技巧”，如S/D扩展(SDE)植入[15，不对称晕[16]，以及逆行河道剖面图[17，并没有用于我们的bfdsoi - fet，因为这项工作的目的是强调块氧化物在降低sce中的重要性。使用的设备参数如下。对于薄S/D和凹进S/D bfdsoi - fet, Si体厚度的典型值()及多硅通道厚度()分别为30 nm和5 nm。此外，还设计了三种SOI mosfet (FDSOI、UTBSOI和E-S/D UTBSOI);参数是基于相同的模拟条件。对于FDSOI-FET，的典型值为是30 nm。对于UTBSOI-FET，的典型值为（=)为5纳米。对于E-S/D UTBSOI-FET，的典型值为（=)为5 nm，提高的S/D厚度为35 nm。其他参数，BOX厚度()及前门氧化层厚度()分别为50 nm和1.4 nm。

3.结果与讨论

在此基础上，建立了复合材料的生成与复合模型、有效本征密度模型和基本迁移率模型bfdsoi - fet及其同类器件的特性。其中，迁移率模型包括掺杂依赖模型和基于流体力学Canali模型的高场饱和(电子速度饱和)模型。除了使用的模型在基本迁移率模型上建立了横向场依赖模型，并采用流体力学模型对其进行了数值模拟bfdsoi - fet及其同类器件的特性[18］．

对于bfdsoi - fet，由于单晶硅体的存在，多晶硅活性层可以在退火后再结晶。在模拟研究中，用于bfdsoi - fet的晶Si值与用于FDSOI和UTBSOI器件的晶Si值相同。比较的主要参数如下。为施加在漏极和源极之间的电压偏置，线性阈值电压在V,饱和阈值电压为V。采用恒流法提取阈值电压为μ一个/μm.饱和电流()为漏极电流V。漏电流()为漏极电流V和V。DIBL是两者之间的区别和．为了调整和优化，选择掺杂多硅(栅电极)的势垒为0.45 eV，因为这是多硅的外部费米能级和Si的本征费米能级之间的差异[18］．

数字2显示了栅极长度为的bFDSOI和SOI mosfet的表面电位图nm。如图所示2时，bfdsoi - fet的电势无显著变化增加，尽管观察到电势有轻微的变化。然而，FDSOI MOSFET(绿线)仍然显示出由于sce的增加。这意味着厚FD方案不能有效地处理DIBL问题。这些结果证实漏极偏压对通道电流的影响已经减小。因此，块氧化物封闭的Si体有助于抑制sce，导致改善阈下摆动和降低．不幸的是,似乎在S/D区域而不是通道区域下降，这导致更小的有效然后穿过海峡区域。这不是比较所设计的内禀器件性能的理想条件。这是因为我们在本研究中没有优化S/D工程，因此特性强烈依赖于源/漏寄生电阻。然而，这项研究确实预测了设备扩展的总体趋势。数字3.显示了场效应管随栅极长度的传输特性nm。由于块氧封闭Si体，bfdsoi - fet显示DIBL被抑制，亚阈值振荡得到改善。此外，与UTBSOI-FET和E-S/D UTBSOI-FET相比，薄S/D和凹S/D bfdsoi - fet的结果相似，而且，这些结果都优于FDSOI-FET。在UTBSOI-FET或E-S/D UTBSOI-FET中，亚阈值泄漏电流在所有晶体管中最低。虽然FDSOI-FET显示最高和跨导(在图4)，在较厚的车身结构下，是很难缓解的。对于给定的MOS器件，跨导与漏源极电流的平方根成正比［19］．这表明，SOI需要引入较厚的S/D区域，以减少串联电阻。然而，单靠厚重的S/D结构并不能有效地减少系统计算系统。注意在图中5， bfdsoi - fet的DIBL比FDSOI-FET小得多，因为漏极偏压对通道电流的影响减小了，如前所述。另外,图5结果表明，随着栅极长度的减小，S/D薄bFDSOI-FET的DIBL特性略好于S/D隐式bFDSOI-FET，这是因为薄S/D结构具有抑制sce的有效方法。尽管如此，这两种bfdsoi - fet都可以缓解未来纳米器件中使用超薄通道来控制SCEs的要求。

图2

模拟静电势(V)作为沿fet界面横向距离与栅极长度的函数= 30 nm。

图3

2 bFDSOI和SOI mosfet的比较门长特性nm。符号与图中相同．

图4

bFDSOI和SOI mosfet的比较门长特性nm。

图5

模拟了门长对DIBL的影响对于低漏极偏压(V)和高漏极偏置(V)。结果表明，bfdsoi - fet的DIBL特性优于FDSOI-FET，与UTBSOI-FET的DIBL特性相似。

数字6显示了与用于不同栅极长度的mosfet。由于其改进的次阈值摆动，bfdsoi - fet显示更低与FDSOI-FET相比。值得注意的是，FDSOI-FET显示最高在晶体管。如前所述，单靠较厚的S/D结构无法有效减少源漏和漏漏，导致漏量增加．一方面，UTBSOI-FET达到最低，这主要是由于超薄的S/D结构抑制了击穿，降低了漏电流。这种超薄S/D结构还允许UTBSOI-FET更好地控制sce(见图)3.)，通过减少电荷共享的影响。但是UTBSOI-FET有一个可怜的因为其超薄的S/D区造成了高串联电阻。在E-S/D UTBSOI-FET的情况下，由于未优化的S/D掺杂(因为我们使用相同的工艺条件和参数来制造所有器件，除了那些独特的各自的结构)，这导致了所有五个晶体管中最长的通道长度，和一个较差的是获得。这就是为什么E-S/D UTBSOI-FET与UTBSOI-FET相比具有更好的亚阈值摆动和更低的泄漏电流，如图所示3.如图所示，随着栅极长度的减小，DIBL也越来越小5．因此，如图所示，长通道导致小通道电流和跨导4．这两种bfdsoi - fet的结果与UTBSOI-FET相似。这是因为在FDSOI MOSFET中，厚硅体和块状氧化物的联合应用被用来最小化电荷共享的影响。

图6

模拟与为mosfetV。主要由于改善了亚阈值振荡，bfdsoi - fet比FDSOI-FET产生更高的开/关电流比。

数字7S/D串联电阻()用于不同的晶体管，这是在V和V (20.］．与薄S/D bFDSOI-FET和UTBSOI-FET相比，隐式S/D bFDSOI-FET和FDSOI-FET的性能都很低因为它们的南D区很厚。此外，由于提高了S/D方案，E-S/D UTBSOI-FET也显示出类似的结果与嵌入式S/D bFDSOI-FET相比。我们还认为，由于采用了嵌入式S/D方案，bFDSOI-FET可以得到相对较低的输出功率与E-S/D UTBSOI-FET相比。换句话说，结深度不同的两个设备可能是一个原因相对较小的S/D bFDSOI-FET。低是SOI器件在高性能应用中的理想选择，但超薄S/D区域难以实现低．虽然FDSOI-FET显示最低在晶体管中，很难降低DIBL和其他sce。对于埋入式S/D bFDSOI-FET，厚S/D和块状氧化物的联合应用是一种有效的还原方法以及DIBL。对于较薄的S/D bFDSOI-FET，很难降低由于其S/D区域较薄，但这些区域的薄性使其易于减小DIBL。另一方面，E-S/D UTBSOI-FET也表现出较小的与UTBSOI-FET相比;然而，米勒电容是高频应用中最重要的问题之一。

图7

模拟在不同的晶体管中实现低漏极偏压(V)和高栅偏压(V)。如图所示，除S/D bFDSOI和UTSOI器件较薄外，器件显示较低因为厚的S/D区域。

阈下摆动和作为栅极长度的函数，如图所示8．由于在有源信道上良好的门控性，bFDSOI-FET具有改进的亚阈值摆动和更好的与FDSOI-FET相比，fet的衰减。根据最近的趋势，SOI fet限制了器件本身的性能，因为需要在10 nm以下的均匀膜厚来改善亚阈值摆动[21，22］．简而言之，SOI设备需要遵循这样的规则［23］．在FDSOI设计中使用块氧化物可以减轻对均匀超薄硅薄膜的要求，从而使bfdsoi - fet的特性与UTBSOI-FET一样，无论是否采用E-S/D方案，尽管bfdsoi - fet的总体厚(包括单晶硅体和随后沉积的多硅薄膜)为35 nm。

(一)

(b)

(一)
(b)

图8

模拟(a)阈下摆动和(b)依赖于门的长度．bfdsoi - fet显示改善的亚阈值摆动和更好与UTBSOI-FET类似。

与基于SOI的晶体管相关的一个关键问题是自热效应(she)，因为SOI器件的可靠性受到热不稳定性的严重影响。为了研究SHEs对器件结构的影响，不同的门源超速电压()应用于设备。与V、薄的S/D bFDSOI-FET仍然表现出良好的抑制自发辐射的行为。而FDSOI、UTBSOI和E-S/D UTBSOI器件由于在输出曲线中存在自热负微分电导(NDC)而受到严重的热效应，如图所示9．作者还发现，35纳米厚体bFDSOI结构可以帮助晶体管承受通道中产生的更多热量。虽然FDSOI的体比UTBSOI厚，但更高的漏极电流也会导致更多的热能，最终导致漏极电流的降低当FDSOI进入饱和区域时。对于嵌入式bFDSOI-FET，由于与薄S/D bFDSOI-FET相比，较高的漏极电流，在输出曲线中也观察到自热诱导的NDC。然而，由于其厚体方案，嵌入式S/D bFDSOI-FET仍然比SOI器件提供更好的自热免疫。此外，由于bFDSOI设备的电流比UTBSOI低，自加热不是主要的。如果漏极电流足够高，自热仍然是bfdsoi - fet的一个重要问题，就像UTBSOI器件一样。然而，由于较厚的体和块状氧化物方案，可以排除需要统一的UTB结构来抑制SCEs。这放宽了UTB应用程序中的技术要求。此外，为了降低IC电路的功耗，电源电压最终会降低。因此，bfdsoi - fet中的热不稳定性可以通过选择低功率电源(即，）.

图9

2 bFDSOI和SOI mosfet的比较门长特性nm。符号与图中相同．

在漏极偏置低的情况下，自热不显著;因此，输出特性中没有明显的NDC。晶体管对SCEs的控制越好，输出电阻()。这就是为什么有或没有E-S/D结构的UTBSOI可以产生更高与FDSOI相比，有或没有块氧化物方案。此外，由于漏极电流大，结果也大， FDSOI和嵌入式bFDSOI器件显示更大而不是其他晶体管。为了比较电压增量增益()，人们相信，与有或没有嵌段氧化物方案的FDSOI相比，有或没有E-S/D器件的UTSOI可以产生更高的电压增益，尽管事实是他们的更低。这是因为糟糕的短通道行为导致了一个小在有或没有块氧化物方案的FDSOI输出曲线中观察到。如果自我加热占主导地位，这不是一个公平的比较，主要是由于NDC现象，导致消极．

数字10显示沿mosfet沟道表面的电子温度与栅长nm。对于bfdsoi - fet，添加厚体可以提高其热稳定性，从而降低通道中的电子温度。虽然超薄的S/D结构本身就显示出优良的亚阈值特性，但she将成为一个严重的问题，特别是基于SOI的晶体管，因为she可能会阻碍SOI mosfet在高性能CMOS应用中的应用。值得注意的是，具有高输运、高旋转和高振动能量的高温电子会增加声子散射和表面散射的概率，从而增加热阻，加剧自热。与这两种基于soi的晶体管相比，bfdsoi - fet可以减少对均匀超薄膜的要求，从而提高器件的可靠性。因此，bfdsoi - fet中原子的热诱导振动被其厚体所改善。FDSOI的体厚比UTBSOI的体厚，但更高也会产生更多的热能，最终导致载流子迁移率的严重降低。

图10

模拟侧向电子温度()作为沿mosfet沟道表面横向距离与栅极长度的函数nm。

本文的模拟结果表明，在bFDSOI-FET器件中应引入金属栅材料和高k介电材料。用一扇金属门就可以即使是对于轻掺杂的超薄体，也要进行优化。此外，金属栅，当使用高k介电时，将允许/有待改善的比率[24，25］．这是因为金属栅极的工作功能可以帮助晶体管调整而高k介质也可以放宽对超薄栅极氧化物的要求，以降低栅极穿隧漏电流。

这里讨论了由bfdsoi - fet引起的两个重要问题:(1)多晶硅的质量和(2)非自校准过程。在bfdsoi - fet中，本研究中用于比较的Si薄膜与FD和UTB SOI器件中使用的相同。bfdsoi - fet的迁移率实际上受多硅薄膜的影响。虽然在bfdsoi - fet中由声子引起的晶格散射可以被其较厚的体所降低，但聚硅的质量差也导致迁移率降低。介绍了提高多晶硅质量的几种方法。一般认为，在离子注入形成S/D区域后，由于多硅直接与单晶硅体相连，所以多硅可以再结晶。此外，先进的再结晶技术也可以应用于bFDSOI工艺，以提高多晶硅的质量。另一个关键问题是bfdsoi - fet中使用的非自对准过程。事实上，自对准技术并不适用于所提出的bfdsoi - fet。不同轴问题将限制bfdsoi - fet的性能。 All of these issues, including the quality of poly-Si channel and the self-alignment of bFDSOI-FETs, will be addressed in our future research work.

4.结论

本文提出并分析了一种新型的嵌段氧化物平面FDSOI MOSFET。bFDSOI-FET在硅体的侧壁上配备了块状氧化物，这有助于改善sce的控制，而不需要统一的UTBSOI结构。通过二维(2D)仿真结果表明，作者发现bfdsoi - fet的特性(降低了DIBL，较高的开/关电流比，改进的亚阈值摆幅，和更好的与FDSOI-FET相比，rolloff行为与UTBSOI-FET相似，因为块氧化物封闭的Si体有助于减少影响在通道电流上，产生理想的器件特性。虽然bfdsoi - fet的短通道性能比utbsoi - fet稍差，但结果是可以接受的。此外，这两种类型的bfdsoi - fet还表现出明显较低的通道温度，因为它们的厚体。值得注意的是，与UTBSOI-FET相比，这种厚体，包括单晶硅体和随后沉积的多晶硅膜，用于容忍沟道中产生的大部分热量。因此，通过减少晶格原子的散射，可以提高bfdsoi - fet的热稳定性。与UTBSOI-FET相比，bfdsoi - fet不需要10 nm以下的厚度要求和均匀的超薄膜，以减少电荷共享效应而不增加自热。因此，bfdsoi - fet可以提高SOI CMOS器件的可靠性，并在一定程度上降低潜在应用的关键技术要求。

参考文献

1. 夸克和塞尔达，半导体制造技术， Prentice-Hall, Englewood Cliffs, NJ，美国，2001。
2. M. J. Kumar和A. Chaudhry，“完全耗尽DMG SOI MOSFET的二维分析模型和SCEs减少的证据，”IEEE电子器件汇刊第51卷第1期4，页569 - 574,2004。视图:出版商的网站|谷歌学者
3. O. Thomas, M. Belleville, F. Jacquet, P. Flatresse，“CMOS技术缩放对SRAM备用泄漏减少技术的影响”，刊于IEEE集成电路设计与技术国际会议论文集，第2-6页，2006年5月。视图:谷歌学者
4. M. J. Kumar, V. Venkataraman, S. K. Gupta，“关于小几何形状mosfet的寄生栅电容”，IEEE电子器件汇刊号，第52卷。5、第2页。视图:出版商的网站|谷歌学者
5. O. Faynot, T. Poiroux, F. Andrieu等，“先进的SOI技术:优点和缺点”第六届结点技术国际研讨会(IWJT’06)扩展摘要论文集，页200-203,2006年5月。视图:谷歌学者
6. J. T. Lin, K. C. Lin, T. Y. Lee, and Y. C. Eng，“具有内嵌块层(bVMOS)的垂直MOSFET的新特性的研究:二维模拟研究”，刊于《科学》第25届微电子国际会议论文集(MIEL’06)，页488-491,2006年5月。视图:谷歌学者
7. Y. Omura, H. Konishi, S. Sato，“超薄SOI mosfet中SCEs的量子力学抑制和增强”，IEEE电子器件汇刊，第53卷，第53期4，第677-684页，2006。视图:出版商的网站|谷歌学者
8. S. Nuttinck，“超薄体SOI器件作为CMOS技术的降尺度选择:射频视角”IEEE电子器件汇刊，第53卷，第53期5，页1193-1199,2006。视图:出版商的网站|谷歌学者
9. C. G. Ahn, W. J. Cho, K. J. Im et al.，“具有低S/D扩展(SDE)外部电阻的隐籽源漏(S/D) SOI mosfet”IEEE国际SOI会议论文集，页207-208,2004年10月。视图:谷歌学者
10. K. Komiya, T. Kawamoto, S. Sato, Y. Omura，“高k插头对SOI mosfet自加热效应的影响”，IEEE电子器件汇刊第51卷第1期12，页2249-2251,2004。视图:出版商的网站|谷歌学者
11. Liu l, Z. Sun，和Z. Li，“SOI MOSFET的自热效应”，in第五届国际固体与集成电路技术会议论文集，第572-574页，1998年10月。视图:谷歌学者
12. Lin J. T. Lin, Y. C. Eng, K. D. Huang, T. Y. Lee, and K. C. Lin， " ultra short-channel characteristics of planar mosfet with block oxide， " in第13届集成电路物理与故障分析国际研讨会论文集(IPFA’06)，第146-149页，2006年7月。视图:出版商的网站|谷歌学者
13. Lin J. T. T. Eng, K. C. Lin， " A novel FDSOI MOSFET with block oxide enclosed body， " in chinese, 2005IEEE集成电路设计与技术国际会议论文集，页145-148,2006年5月。视图:谷歌学者
14. 林俊涛，李廷英，林克昌，“硅厚度对有块氧化物的FDSOI电特性影响的研究”，在第八届固体与集成电路技术国际会议论文集，页61-64,2006年10月。视图:出版商的网站|谷歌学者
15. E. Yuri和L. Jinning，“在sub- 65nm CMOS器件中SDE结形成的精密植入要求”，in第六届结点技术国际研讨会(IWJT’06)扩展摘要论文集，第21-24页，2006年5月。视图:谷歌学者
16. A. Bansal和K. Roy，“非对称光晕CMOSFET降低静态功耗并改善性能”，IEEE电子器件汇刊号，第52卷。3，页397-405,2005。视图:出版商的网站|谷歌学者
17. S. Venkatesan, J. W. Lutze, C. Lage和W. J. Taylor，“通过逆行通道剖面观察到的设备驱动电流退化”，刊于国际电子器件会议论文集(IEDM’95)，第419-422页，1995年12月。视图:谷歌学者
18. 用户手册，ISE-TCAD, 2004。
19. A. S. Sedra和K. C. Smith，微电子电路《牛津大学出版社》1988年第4版。
20. A. Dixit, A. Kottantharayil, N. Collaert, M. Goodwin, M. Jurczak，和K. De Meyer，“多栅fet中S/D寄生电阻的分析”，IEEE电子器件汇刊号，第52卷。6，页1132-1140,2005。视图:出版商的网站|谷歌学者
21. 8 .刘志强，刘志强等，10 nm(110)超薄体SOI器件的迁移率和CMOS器件/电路超大规模集成电路技术研讨会论文集，页78-79,2005年6月。视图:出版商的网站|谷歌学者
22. K. Samsudin, B. Cheng, A. R. Brown, S. Roy, and A. Asenov，“UTB SOI SRAM cell stability under the influence of intrinsic parameter fluctuation”，in第35届欧洲固态器件研究会议论文集(ESSDERC’05)，第553-556页，2005年9月。视图:出版商的网站|谷歌学者
23. S. Deleonibus, B. De Salvo, L. Clavelier et al，“用于路线图末端和超越的CMOS器件架构”第八届固体与集成电路技术国际会议论文集，页51-54,2006年10月。视图:出版商的网站|谷歌学者
24. 郭剑斌，林春华，“基于HfO的纳米FD SOI CMOS器件的电容行为₂考虑栅极隧穿漏电流的高k栅极介质第25届微电子国际会议论文集(MIEL’06)， 59-61页，2006年5月。视图:谷歌学者
25. 于晓宇，于敏，朱灿，“高铁/高铁”₂用于低待机功率应用的高迁移率和低泄漏电流的栅堆栈，”IEEE电子器件通讯第27卷第2期6，页498 - 501,2006。视图:出版商的网站|谷歌学者

版权

版权所有©2013林吉聪等。这是一篇发布在知识共享署名许可协议，允许在任何媒介上不受限制地使用、传播和复制，但必须正确引用原作。