SOI MOSFET中选择性背氧化结构的扭结抑制分析

摘要

本文全面分析了SOI MOSFET中的扭结效应，并提出了一种消除部分耗尽SOI MOSFET器件电流电压输出特性中扭结效应的方法。在这种方法中，该器件的背氧化物是在源极和漏极下方的选定区域引入的，而不是像SOI器件中那样连续引入，从而产生所谓的“SELBOX”结构。研究了不同间隙长度和厚度的选择性背氧化结构。数值模拟结果表明，该结构在保留传统SOI结构的主要优点的同时，显著减少了扭结。虽然新结构能够消除扭结，但由于间隙较窄，器件仍可能表现出一定的扭结效应。此外，还建立了解释结构在不同间隙长度下的扭结行为的装置模型。

1.介绍

绝缘体上硅(SOI) MOSFET是在晶圆片上制作的，晶圆片由一层硅隔开₂如图所示1(一)．与整体mosfet相比，SOI mosfet提供了几个优势，如优秀的横向和垂直隔离，改进的latch up free operation，减少泄漏电流，减少短通道效应，以及由于漏体电容的降低而提高的开关速度[1］．SOI mosfet分为部分耗尽SOI器件和完全耗尽SOI器件。部分耗尽(PD) SOI器件的耗尽区域并没有到达整个硅通道/体区域。PD SOI器件的硅厚度大于~0.15μm.耗尽区延伸到器件的本体，在源体和漏体连接处的门下，并没有耗尽体内的所有电荷，导致名称为部分耗尽SOI。部分耗尽的器件通常被标记为厚膜。在完全耗尽(FD) SOI器件的情况下，硅厚度比部分耗尽器件的硅厚度更薄。通道区域的本底掺杂比部分耗尽器件的本底掺杂低。通常厚度在几十纳米的范围内。这些器件被称为薄膜[2］．

在PD SOI器件中，顶部Si层的厚度约为300 nm。这种器件的制造过程完全与体硅技术兼容。因此，大块硅器件的设计可以很容易地转移到PD SOI技术[3.］．FD SOI器件的制造涉及到超薄体的开发，因此需要更复杂的技术。在PD SOI器件中，阈值电压对硅膜厚度的均匀性相对不敏感。在FD SOI器件中，阈值电压取决于Si薄膜厚度[4］．在FD SOI mosfet中，超薄膜体的厚度难以控制，导致薄膜厚度在整个晶圆上变得不均匀。由于这些原因，人们对PD SOI mosfet越来越感兴趣。

尽管有这些优点，PD-SOI MOSFET器件仍伴随着某些不良效应，如扭结[3.的输出电流-电压特性如图所示1 (b)．在部分耗尽SOI MOSFET器件中观察到扭结效应。在这些器件中，由于相对较高的漏极电压，漏极区域附近的电场会很高。因此，通道电子在高电场中获得高能量，并通过碰撞电离机制产生电子-空穴对。产生的电子被漏极收集，空穴积聚在浮体中。浮体中孔的积累导致体电位的增加，与之相关的阈值电压的下降导致漏极电流的急剧增加[2］．漏极电流的增加进一步导致产生的空穴数量的增加。这个累积过程将继续，直到身体源结向前偏置，允许孔离开设备。因此，由于扭结效应产生的非线性，该器件将不适合线性应用。

第二个观察结果是SOI器件通过埋在地下的导热系数非常低的绝缘体与衬底进行热绝缘。因此，去除器件内产生的多余热量的效率低于散装器件[3.］．这导致了器件温度的大幅升高和通道移动性的降低。

对于漂浮体造成的问题，一个经典的补救方法是在这些装置中提供身体接触或身体捆绑[2］．即使身系能消除扭结效应，也会以牺牲模区为代价[2］．此外，身体联系的有效性不太明显，因为这些接触将引入身体充电和放电时间常数。另一种降低浮体效应的方法是通过高剂量硅注入控制SOI MOSFET浮体区域的载流子寿命。多晶硅中的载流子寿命比单晶硅中的载流子寿命短得多。离子注入导致硅的非晶化，并在靠近硅层与BOX层界面的沟道区域下方形成复合中心。这些复合中心降低了器件运行过程中由于冲击电离产生的多余载流子的寿命，并使NMOSFET器件中的空穴积累最小化，从而抑制扭结效应。但是，在这种方法中，由于晶格损伤导致通道迁移率降低，驱动电流减小[5］．

消除浮体效应的另一种解决方案是使用选择性背氧化物(SELBOX)结构[6，如图所示2(一个)．在这种结构中，埋入的氧化物部分覆盖沟道。它为结合SOI和散装器件的优点提供了前景。适当选择氧化层间隙长度，可大大降低扭结效应和自热效应。这里讨论的结构可以通过使用SELBOX gap ()和背氧化层厚度作为一个额外的自由度，为设备优化。数字2 (b)背面氧化物间隙参数。氧化物厚度()为测量的厚度方向。以氧化块边缘在水平方向上的距离为间隙长度()．

利用SELBOX结构制作MOS器件并进行仿真的可行性已经有报道[6- - - - - -8］．仿真研究证明了SELBOX结构在阈值电压滚转方面的改进[8］．本工作描述了SELBOX结构在减少SOI MOSFET器件输出特性中的扭结方面的有效性。此外，还提出了解释SELBOX结构扭结行为的器件电路模型。

论文共分为五个部分。部分1解释了SOI MOS器件的一些局限性，并介绍了SELBOX MOSFET作为克服这些局限性的解决方案。本节将讨论该结构的实现方法2．本节包括对新结构的研究所得的观察和结果3.．部分4解释了SELBOX结构的建议模型的细节。最后，本节给出了结论和未来的工作5．

2.方法

模拟的部分耗尽SOI MOSFET结构示意图如图所示3.．以通道长度为2.0的典型SOI器件为基础，选择模拟所考虑的器件结构尺寸和掺杂浓度μM和栅氧化层厚度为0.01μ米(9］．p型衬底的掺杂浓度为~2 × 10¹⁷厘米⁻³~10¹⁹厘米⁻³．包括源、通道和漏极在内的总器件长度为3.5μm.器件尺寸和掺杂浓度是根据已发表的工作中提供的值来选择的[9以便比较和验证结果。Silvaco工具用于过程和设备模拟。Silvaco athena提供了一种简单的方法来使用平台来模拟半导体制造过程，而Silvaco atlas则用于模拟所研究的半导体器件的电特性。采用Silvaco公司的athena和atlas工具进行了数值模拟[10］．基于SOI器件的文献，场依赖迁移率模型，Shockley-Read-Hall复合和Selberherr的冲击电离模型[11]用于模拟。模拟选用的数值方法有Gummel法和Newton法。数字4说明了使用atlas模拟获得的部分耗尽SOI MOSFET器件的典型输出特性。对于相同器件尺寸和掺杂浓度的体场效应晶体管，模拟输出特性如图所示4虚线。

SOI结构的输出特性中存在扭结是显而易见的。扭结发生在扭结电压()为1.5 V，栅极源电压为2.2 V。

SELBOX器件的模拟输出特性，其结构如图所示2，如图所示5．这种结构与整体MOSFET设备相同，唯一的区别是存在背氧化物部分覆盖沟道。SELBOX厚度为0.4μm.即使在背氧化层中有一个很小的间隙，扭结也能有效地减少。为了研究间隙长度的变化对扭结电压的影响，选择间隙长度为0.004μ0.01米,μ0.1米,μm.发现扭结电压随着间隙长度的增加而增加。值得注意的是，图中的间隙长度为0.3μM与本体结构的M重合，扭结完全消失。

3.结果

３．１．SELBOX mosfet的扭结效应

在间隙长度为0.02的SELBOX结构的输出特性中导致扭结的基本机理μM与背氧化层厚度为0.4μm如下图所示6．进行了仿真= 1.4 V，结果如图所示6(一)，6 (b),6 (c)．数字6(一)图中显示了通过缝隙到衬底的空穴电流6 (b)显示通过间隙电阻的孔洞电流所产生的穿过间隙的体电压，和图6 (c)显示了输出特性中的扭结，这是由于身体电压的增加而导致的。在较高的漏极电压下，沟道电子在漏极附近的高电场区获得能量。这些高能电子在漏极附近区域通过碰撞电离产生电子空穴对[12］．产生的电子将被漏极收集，空穴通过背氧化层间隙向衬底移动。数字6(一)结果表明，当漏极电压接近1.5 V时，空穴电流开始增加，这说明开始产生冲击电离接近1.5 V。空穴电流由SELBOX间隙区域的空穴电流密度测量，并随后对电流密度进行积分。对于较窄的间隙长度，间隙对孔洞电流的电阻将远远高于从漏极到间隙的横向通道电阻。对于从靠近漏极的区域通过间隙到衬底的空穴传输，器件体区域的电阻与窄间隙的电阻相比可以忽略不计。通过间隙电阻的孔的流动导致了穿过间隙的电势的发展，这导致了如图所示的体电势的增加6 (b)．通过BOX间隙测量体电位。对于极窄的间隙长度，由于间隙电阻很大，通过间隙的孔洞电流将与体电位的上升有关，这将足以引起漏极电流的扭结，如图所示6 (c)．如图所示，在身体电压接近0.7 V时，身体电位的增加一直持续到身体源结向前偏置6 (b)．

３.２．间隙长度变化对扭结电压的影响

在栅极到源极电压的不同间隙长度下，SELBOX结构的输出特性= 1.4 V。如图所示5．间隙长度从0.004增加μ米至0.1μM导致扭结电压增加。对于增加间隙长度，由于间隙长度的增加导致间隙电阻的减小，扭结发生在较高的漏极电压下。因此，体电压可以上升到发生扭结所需的水平为更大的空穴电流()，而这在较高的漏极电压下是可能的。最终，对于较大的间隙长度，扭结将完全消失。

导致SELBOX结构输出特性扭结的机制是用空穴电流密度(蓝色阴影)来说明的，如图所示7(一)．图中所有情况下的氧化物厚度7是0.2μm.对于窄间隙长度，该器件仍表现为SOI器件，因为窄间隙不足以将孔排到衬底。因此，在身体区域的孔的积累将持续到身体的来源pn结向前偏置。随着间隙长度的增加，向衬底引流的空穴数量增加，导致扭结电压增加。如图所示7 (b)．对于图中更高的间隙长度7 (c)，大多数孔洞被排到衬底，因此扭结将是最小的。

对于SELBOX MOSFET，体电压变化图和空穴电流图中给出了不同长度的间隙8．的系数在直线方程中表示间隙电阻。该图表明，随着间隙长度的增加，直线的斜率减小，这表明间隙电阻按比例减小。随着间隙电阻的减小，由于冲击电离过程中产生的孔的流动而引起的体电压的上升有望减少。这就是消除扭结效应的原理。

仿真结果表明，随着间隙长度的增加，扭结电压增大，随着间隙长度的增大，扭结电压完全消失。在栅极源电压为1.4 V的条件下，研究了反向氧化层间隙长度对扭结电压的影响。数字9结果表明，随着间隙长度的增加，扭结电压增加，这意味着扭结效应减小。当间隙长度为0.1时，扭结电压大于3 Vμ这表明，当氧化物位于所有源、漏和95%以上的沟道下方时，弯曲效应实际上可以被抑制。为了进一步增加间隙长度，该器件保持无扭结，趋向于看起来更像块MOSFET，因此不太可能具有与SOI相关的其他优势。

3．3.背面氧化物厚度变化对扭结电压的影响

在SELBOX结构中，扭结电压与背氧化层的厚度有显著的相关性。数字10显示了固定间隙长度为0.03时，扭结电压对背氧化层厚度的依赖关系μm.保持间隙长度不变，如果我们改变背氧化层厚度，我们可以预期间隙电阻的变化。对于间隙电阻的估计，背氧化层厚度()为电阻长度和间隙长度()为间隙电阻的宽度。当我们增加背氧化层厚度时，保持间隙长度()时，有效间隙电阻增大。这将导致身体电位的增加。因此，发生扭结的体电位将在较低的漏极电压下达到。随着氧化层厚度的降低，背氧化层间隙电阻也会降低，机体电压的升高也会降低。在这种情况下，引起扭结所需的体电压将在较高的漏电压下发生，因此扭结电压将较高。因此，背氧化层越薄的设备体积越大，也就越不容易发生扭结现象。

即使需要一个非常小的间隙长度，实际上从设备特性消除扭结现象，产生一个小的间隙长度可能是技术上的挑战[9］．制备具有较大间隙长度的器件可能更容易。但是，随着间隙长度的增加，器件往往变得更像体积，从而失去SOI的相关优势，如降低源体和漏体电容。

4.设备电路模型

在本节中，我们将介绍设备模型，解释导致SELBOX结构中身体电位上升的机制，从而导致输出特性的扭结。数字7指示通过SELBOX结构的空穴电流可能的方向。当SELBOX间隙足够宽时，所产生的大多数孔洞将通过氧化间隙离开机体到下部衬底区域，如图所示7 (c)．就扭结而言，在这种情况下的设备表现得像散装设备。SELBOX装置内部的碰撞电离事件如图所示11．体区域和源之间的二极管表示体源pn结。的电流源表示冲击电离产生的空穴电流，背面氧化物间隙电阻。间隙长度逐渐缩短()保持间隙厚度不变，则间隙电阻增大。因此，预期在同样的情况下，机体电压将按比例增加冲击电离电流。对于由极窄的间隙长度产生的较大的间隙电阻，体电压的上升将足以使体源二极管向前偏压，部分冲击电离孔将通过正向偏压pn二极管到源端。

对(/)的SELBOX结构如图所示12．的系数K的比率(/)是给定器件的特性，表示间隙电阻率。K图中直线的斜率是多少12．的价值K对于从图中提取的设备，其值取决于设备尺寸和掺杂浓度。它在Ω中有单元。

在本例中，()则维持在0.4μM，间隙长度为0.07μ米至0.05μm。K发现该设备为135.9Ω。在for一词中出现的26.73一词R在图中是由于电流密度在间隙边缘和间隙内的非均匀分布。其误差在电阻值的2.4-3.3%之间。

数字11并解释了该装置的扭结行为随间隙长度的变化。通过间隙到衬底的空穴电流导致了跨越间隙的电压的发展．身体电压的变化通过孔洞电流的间隙是 在哪里为间隙电阻。

方程(1)帮助我们解释SELBOX结构的扭结行为。对于较大的间隙长度()在背氧化物，缝隙电阻将非常小，衬底电流不会导致身体电位的相当大的上升。在这种情况下，由于体电压保持相当恒定，该器件表现得像块MOSFET。若间隙长度()减小时，空穴通过间隙传输到衬底，提高体电压。身体电压的变化导致输出特性的扭结。间隙长度逐渐减小()，同时维持(常数将导致…的增加在较低的漏极电压下会发生扭结。如图所示9．

在一定，所产生的空穴电流在一定的漏极电压下是恒定的。间隙长度增加()导致间隙电阻减小．因此，在较大的漏极电压下会发生扭结。同理，式(1)可以解释图中给出的图的性质10有关扭结电压随厚度变化的变化()．增加的()表示增加．因此，发生扭结所需的体电压可以由较低的衬底电流或换句话说，较低的漏极电压引起。因此，在较低的漏极电压下产生扭结。

对于已知尺寸的SELBOX结构，我们可以估计间隙电阻用下面的表达式:

氧化背隙的估计电阻可进一步用于发现基底电流给定变化时体电压的变化。

本体与源极二极管如图所示11表现得像正常的pn二极管。

本体到源极二极管的二极管电流为13］ 对于体源二极管存在于SELBOX结构中进行仿真发现是可行的; A从模拟和值为1.3。这个装置将向前偏置，并通过这个传导pn交接处只会出现非常窄的缝隙。

衬底电流在漏极附近产生的冲击电离与漏极电压有经验关系如由[14］ 在哪里漏极饱和电压和和是经验常数[15］．的单位和是和,分别。的值和从该设备的特征中提取。是氧化物厚度的函数吗，衬底掺杂浓度、结深．是由图中直线的斜率求得的13．是由图中直线的截距13，也可由直线方程求得。

方程(4)显示出…的依赖性在漏极电压上。撞击电离导致取决于排水沟附近的电场。除了漏极电压外，器件的体电压也会对漏极附近的整体电场有贡献，从而决定了冲击电离。在保持器件中其他电压不变的情况下，冲击电离对体电压的依赖性可以根据体电压引起的衬底电流的变化来估计。图中给出了已知体电压变化时衬底电流变化的曲线图14．图中直线的斜率可用于估计基体电流随体电压变化的变化。对于正在研究的设备，被发现是A / V。

通过对上述器件的分析，开发出如图所示的电路模型15．碰撞电离产生的电流用源表示．衬底电流的体电压依赖性由电压依赖性电流源表示，二极管代表体源pn结,而为间隙电阻。

对于尺寸较小的氧化物间隙，通道电阻与间隙电阻相比可以忽略不计。由于冲击电离产生的空穴电流是漏极电压的函数，对于一定的漏极电压，产生的空穴电流是固定的。的增加值()，则会有相应的减少．因此，人体所需的跨电压值在较高的漏极电压下会导致扭结。因此，扭结电压随间隙长度()，如图所示9．以类似的方式保存()常数if (，我们预计会有增加．随着…的增加),增大时，发生扭结所需的体电压甚至可以由较小的孔电流或如图所示的较低的漏极电压引起10．因此，发生扭结的漏极电压随()．

对SELBOX结构电路模型的验证结果如表所示1，2,3.．

估计的衬底电流以及由于体电压变化而引起的衬底电流的增量是10.6μ这非常接近通过使用间隙电压和间隙电阻获得的衬底电流(11.14μ一)和(仿真)从设备仿真中获得。

5.结论

部分耗尽SOI MOSFET器件在输出电流电压特性上表现出非线性。漏极电流的突然上升被称为“扭结”，这是由于浮动体上小孔的积累导致器件体电压的变化而引起的。研究了SELBOX结构消除部分耗尽SOI MOSFET器件输出特性中的扭结的有效性。采用Silvaco Athena和Atlas对SELBOX结构进行了仿真。结果表明，在0.4时，扭结在输出特性中μm厚部分耗尽的SOI MOSFET实际上可以通过~0.1的非常窄的间隙消除μM在后面的氧化物。这表明，氧化物在所有源、漏和95%以上的沟道下方，弯曲效应实际上可以被抑制。

研究了间隙长度、SELBOX厚度和体电压对扭结电压的影响。提出了一个器件模型，解释了即使有SELBOX间隙也会导致扭结存在的基本机理。该模型包括体电压对冲击电离和空穴产生的调制效应。在给定漏极电压下，冲击电离产生的衬底电流和估计的间隙电流与模拟结果吻合较好。

SELBOX结构比散装MOS和SOI器件有几个优点。本文验证了在保留SOI优点的同时，可以完全消除扭结效应。对SELBOX结构的频率响应进行了初步研究，结果表明，该结构的过渡频率比体积相似的MOS器件大。此外，对热特性的研究表明，SELBOX结构在器件运行期间的峰值温度大大低于类似尺寸的SOI器件。但是，SELBOX结构有其局限性。随着间隙长度的增加，该器件将无扭结，但倾向于表现得更像块MOSFET，因此，不太可能有SOI的其他相关优势，如减少漏到衬底和源到衬底的电容。在单一MOSFET的源极和漏极区域下引入高质量的BOX层需要额外的工艺步骤。随着更高的过程复杂性，成本也会相应增加。SELBOX器件的自加热效应和频率特性的研究工作正在进行中。

参考文献

1. 郭俊斌、林淑珍，低压SOI CMOS VLSI器件与电路， John Wiley & Sons，第一版，2001。
2. 马歇尔和纳塔拉扬，SOI设计:模拟、存储和数字技术， Kluwer学术出版社，2001年。
3. 伯恩斯坦和诺曼，SOI电路设计概念， Kluwer学术出版社，2000。
4. J. Chen, R. Solomon, T. Y. Chan, P. K. Ko, and C. Hu，“SOI MOSFET的阈值电压和C-V特性与SIMOX晶片上Si薄膜厚度变化相关”，IEEE电子器件汇刊第39卷第3期10，第2346-2353页，1992年。视图:出版商的网站|谷歌学者
5. Ren j.z. and c.a.t. Salama，“1 V SOI NMOSFET的抑制悬浮体效应”，固体电子学，第44卷，第5期。第11页，1931-1937,2000。视图:出版商的网站|谷歌学者
6. 陈志强，陈志强，陈志强。张勇，“带图案的埋地绝缘子”，美国专利号。2002 B1, 6429091。视图:谷歌学者
7. 董勇，陈敏，陈建军等，“MOSFET下的图形埋置氧化层改善器件性能，”半导体科学与技术第19卷第2期3, pp. L25-L28, 2004。视图:出版商的网站|谷歌学者
8. C. Pal, B. Mazhari, and S. S. K. Iyer，“在选择性埋藏氧化物(sell - box)衬底上制作MOSFET器件和电路的模拟”，inIEEE电子器件和固态电路会议论文集(EDSSC’05)，页559-562，香港，2005年12月。视图:出版商的网站|谷歌学者
9. M. Y. Hammad，“部分耗尽SOI MOSFET的分析模型”，IEEE电子器件汇刊，第48卷，第48期2，页252-258,2001。视图:出版商的网站|谷歌学者
10. 雅典娜用户的手动设备模拟软件， Silvaco International, Santa Clara, california, USA, 2004。
11. ATLAS用户手动设备模拟软件， Silvaco International, Santa Clara, california, USA, 2004。
12. j。Colinge,绝缘体上硅技术:材料到超大规模集成电路，施普林格，第三版，2004。
13. d . a . Neamen微电子学McGraw-Hill出版社，2006年第3版。
14. 哈菲兹，吉保多，巴勒斯特拉，“MOS晶体管的扭结效应分析”，IEEE电子器件汇刊，第37卷，第2期3，第818-821页，1990。视图:出版商的网站|谷歌学者
15. T. Y. Chan和P. K. Ko，“一种描述MOSFET衬底电流的简单方法，”IEEE电子器件通讯， vol. EDL-5, no. 2。12页，506,1984。视图:谷歌学者

版权

版权所有©2012 M. Narayanan等人。这是一篇发布在知识共享署名许可协议，允许在任何媒介上不受限制地使用、传播和复制，但必须正确引用原作。