高速CMOS电路多电源配电网同时开关噪声的研究与分析

抽象

本文研究了双电源电压双核心配电网络(PDN)中的同步开关噪声。这是通过减少导纳矩阵来实现的该PDN的然后使用矢量拟合计算频域阻抗与有理函数近似。本文呈现通过开关的电流，其属性和详细地描述了计算同时开关噪声的方法。因此，结果进行了讨论，并使用MATLAB和PSpice的工具来执行。它表明，许多芯的在同一PCB的存在影响了SSN由于电磁耦合。

1.简介

目前，存在从同一卡具有不同的性质[分组的复杂的芯片得到的电子电路越来越大的集成1]。这些电子电路要经受重要的电磁干扰。这些干扰的主要原因是元件的小型化、性能的提高、频率的增加和电源电压的降低。因此，有必要考虑这些干扰来预测集成电路的行为。

电源的电流和电压通常很麻烦。事实上，它们通常不能直接连接到集成电路中的晶体管上。因此，在提供晶体管之前，电流会有交叉连接、电源计划和接线。所有这些元件都有电阻、纯电感和可能的电容。电流穿过这些元件，到达时将产生电压波动。这种现象称为同步开关噪声(SSN)。SSN是由于相互感应耦合和相互连接的电力输送网络(PDNs)。因此，为了分析SSN，有必要对这些电感耦合和互连在高频下的行为进行建模。

关于这个话题，有几篇论文讨论造型的PDN的问题。因此，存在不同的建模方法，如有限差分时域（FDTD）方法[2，传输线法[3，4]，和传输矩阵方法。传输线路的方法，特别地，使用传输线与SPICE二维阵列或分布RLCG元件，除了在SPICE模拟工具的空腔谐振器工艺[五，6]。然而，它提及的是，传输矩阵方法是基于基本单元电路的建模级联在封装和电路板[RLCG是必不可少7]它是用于分析的PDN更有效。

一个在报文数据网络设计中最重要的标准是确保安全的能源的电路时，突然断电发生。事实上，SSN的多层PCB消除在设计阶段的重要任务，以确保信号完整性。几种方法已被用于减少噪声传播的有害影响，诸如集成电容器，其在高频下使用，因为它们的低电感的[8，9]。另一种去除噪声的方法是引入有损分量，根据分量损耗的增加来消除共振[10]。此外，电力岛亦用以隔离电力总线上发出噪音的元件与敏感装置之间的距离，以减低噪音[11]。

在[12]，有一种用于系统中的同步开关噪声（SSN）与单个集成电路模型的新方法。此方法使用基于测量时域的PDN阻抗的有理函数。我们的工作还计算了SSN的，但对于具有两个集成电路或多个内核的系统组成。由于目标是分析它们之间的耦合效应，我们的方法的用途首先将PDN阻抗的有理函数，然后矢量拟合（VF）的原理来计算它的参数，最后是PDN导纳矩阵的还原 。

介绍后，第二部分介绍了近似的用有理函数的分析。第三涉及矢量匹配的方法。第四方案是，分析两个芯的存在的影响的应用程序。最后，得出以下结论在最后一部分。

2. PDN阻抗函数在时域

一般地，所述配电网络（PDN）中包含几种类型和不同的值，其允许获得上的PCB接地和电源计划所需的频率范围内的目标阻抗电容器的许多网络。因此，PDN互连的设计应携带其阻抗在高频时低于目标阻抗[13]。在频域中，通过芯片上的焊垫所见PDN阻抗的实例由图中所示1。

配电网络设计的主要目的是通过确保电源噪声不超过规定的裕度，为集成电路的每个晶体管提供足够的电流。然后，目标阻抗可以被定义为 在频域，我们可以写 (我)是PDN的阻抗，（II）为暂态电流，(iii)是在PDN上的电压噪声。

SSN波形不能直接计算因为无法从包含在时域上的电源/接地平面和电容器的电路模型中直接提取的阻抗的功能。事实上，在一个有理函数的阻抗近似是必要的[12]。

在频域中的阻抗有理近似可以写成[14作为

在（3),表示拉普拉斯变量，是两极，和是残基，它们都可以是实数或复数共轭对。这个词是一个真正的常数，是近似的阶数。让我们考虑一个加权函数定义为 哪里代表函数的极点和这些残差是否对应于 。

乘以（4),我们引入它的有理近似，我们发现

我们注意到,具有相同极 。

有理函数近似可以从可以容易地获得（五）。所以，我们发现 哪里

方程（6）显示，两极成为零 。我们观察到，在除法的过程中，起动极点被抵消了相同的 。实际上，只要计算出的0就足够了得到…的一组好的极点[14]。

极点和在频域中的阻抗有理近似的残基的计算可以通过矢量拟合的原则基于起始磁极两个步骤来实现。第一步包括基于所述磁极的标识（五)，最终可写成以下形式:

方程（8）也可以写为频率点作为线性问题: 哪里

矢量拟合检查的问题（8）通过解决问题（9)，然后通过计算矩阵的特征值来进行零的计算 ： 哪里是包含起始极的对角矩阵，并是构成的列向量，并且是包含的残基的行矢量 。

向量拟合的第二阶段是计算的残差直接从（6）。

频域矢量拟合的有理逼近应考虑无源性、因果性和稳定性等条件。当稀土的特征值满足时，满足无源性是严格正[15]。这导致了优化阶段：

同

的第一部分（12）最小化了阻抗矩阵元素的变化，而第二强加扰动模型被动的标准[15]。通过控制有理逼近极点，可以满足系统的稳定性。因此，稳定性条件等价于保证极点在左平面上。最后，当我们到达时，因果关系得到满足 [16]。

具有尊重这三个标准之后，可以写在频域中 在哪里波兰人 和他们相应残基 是共轭复数对吗波兰人其相应的残基是真实的。

通过执行逆拉普拉斯变换，在时域中的阻抗具有以下形式： 哪里为狄拉克冲击，是单位阶跃函数

很显然，在时域中的阻抗函数可以从在频域中的有理近似而容易地获得。

3.配电网同时切换噪声

一旦时域的阻抗函数由(2)， SSN波形可计算如下: 哪里表示卷积运算。

For digital signals at GHz, the pulse width of switching current is in the order of 0.1 ns, and the resonance period exceeds 1 ns for typical PDNs [12]。因此，如果PDN谐振周期相对于电流的脉冲宽度非常大，则可以将电流脉冲看作是振幅有限的脉冲。

我们假设开关电流是三角周期信号，如图所示2。电流脉冲的表面可由 ;因此它可以被替换 。噪声是周期性的，并且它是由下面的公式给出：

在实际电路系统中，PDN是一个多端口系统，如图所示3。

因此，的的SSN个端口是由计算 哪里开关电流是个端口和是的逆拉普拉斯变换其表示之间的阻抗个端口和个端口和是的自阻抗个端口和是端口数。

4.计算示例：配电网络的具有双电源电压下的SSN

在现代高性能集成电路(如微处理器)中，为了在不影响电路速度的情况下降低功耗，经常使用多重电源电压。为了使配电网络的阻抗保持在规定的水平以下，如图所示，在电网层次的不同水平放置多个解耦电容器4[17]。

在本节中，在同一芯片两个集成电路或芯的系统的研究，提出。它由两个等效电路，一个没有接地寄生电路返回（图五），另一个与它（图10）。我们的目标是通过详细的电路分析，以获得SSN。

4.1。PDN电路无接地寄生回路的SSN分析

如图所示的一个PDN的集总电路模型五被认为 [18]。封装引脚，PCB，并且VRM使用RL电路建模。去耦电容器，以提供电力给IC和销的噪声参数的参数由图中所示五。所述集成电路活性通过电流源建模。Each current source has a triangular form with an amplitude of 1 A, an impulse width of 0.2 ns, and a period of 2 ns. So, the bandwidth impedance is 3.5 GHz. The coupling between these circuits is modeled by series RLC circuits.

在引言中已经提到，PCB的模型可以使用不同的方法来提取，如FDTD和传输矩阵法。

PDN是由多个解耦电容网络组成的，因为单个解耦电容网络不能提供足够低的电感。因此，解决高频解耦问题的真正方法是使用多个解耦电容器。这些电容器的数量和他们的类型，值和安置在IC是重要的决定他们的有效性。已经提出了许多方法，例如使用所有相同值的多个电容器，使用两个不同值的多个电容器，以及使用多个不同值的多个电容器，通常间隔为10年。

如本节所述2，是一种有效的去耦网络中，网络的阻抗必须保持低于一定的目标值在感兴趣的范围内。此阻抗需要计算电容器PDN中使用的数量，同时根据方程[提到19]。计算次数后电容器，有可能从目标阻抗值计算总电容的值。找到这个值和数量除以允许找到用于每个电容器网络的最小值。和方法使用一个引用前，该模型研究可以建立。

电路中所有电阻性、电容性和电感性元件的数值均已从文中取下。12]。According to this paper, for system with a single core, these values represent a real PCB with dimensions of 80 mm × 100 mm. This PCB contains 8 global decoupling capacitors and 4 local capacitors. In our study, we need a PCB with dimensions of 160 mm × 100 mm. This PCB must contain 16 global decoupling capacitors and 8 local capacitors and must be divided into two parts by removing 100 μ中号构成电路的上表面上的铜。这100 μ米呈现PCB的两个部分之间的耦合。

利用向量拟合原理计算出电路的合理函数参数。但在此计算之前，需要计算出该函数在特定频率范围内的值。得到这些值是由约简方法，其中所有元素的矩阵首先发现，然后还原是根据以下原则解释应用。

图的电路五由8个节点组成，其中与电流源相连的节点被视为两个终端。

因此，电路导纳矩阵在频域中具有尺寸8×8的元素被计算如下[20.]：（一世）该元素表示节点之间的分支的导纳和节点负号。(2)该元件呈现所有分支的导纳的总和连接到节点 。

矩阵按照1号和2号航站楼的要求进行了缩减。为了做到这一点，我们写一个矩阵式中所示的四个子矩阵形式 ,“表示节点1-2-3-4，，表示节点5-6-7-8，和和是正方形矩阵。由于电流注入到节点5-6-7-8是零，我们有 ，所以我们可以提取根据从在第二行（19):

插入(20.)进入(的第一行19)给

矩阵它的大小是4×4，但正如我们之前说过的，我们想只保留终端1和2的节点，所以矩阵需要再次约简，得到大小为2×2的新矩阵。为了找到这个矩阵，我们遵循上面提到的同样的步骤，其中我们仍然分解一次成4余子式 ， ， ，和 ，,“表示节点1-2，表示节点3-4，和和是正方形矩阵。

获得所述减小的导纳矩阵之后，阻抗矩阵从终端1中看到的和2是由它的逆计算。因此，这两个端口的噪声由下式给出

数字6节目SSN遵循的方法在本文中。

为了使编程的理论计算之间的比较（VFM +还原矩阵）和数值计算（实际电路），本申请的仿真中所使用的PSpice和MATLAB工具制成。在仿真期间，有噪音影响两个因素。第一个因素占所述第二集成电路的活性（= 1 A或= 0 A)，第二个因素是两个电路之间耦合电容值的影响(几个值的测试:数字7和8）。

与PSpice结果的比较表明，向量拟合方法在计算逼近SSN的有理函数的极点和留数方面具有很强的能力，这可以通过两条曲线的重合来说明。结果也表明，第二个有源集成电路的存在增加了SSN到核心1的速率，如图所示7，这表明与= 1 A and the fluctuations are equal to 22 mV, while with= 0 A, they are equal to 12 mV.

目前，通过改变耦合电容芯片的值通过1个nF而不是100个nF，我们观察到在的情况下SSN在两个核中的形式= 1a不变。但是，在第二种情况下会有波动= 0第一个端口的增加，而它们在第二个端口减少，如图所示9。

从该部分的结果，我们可以得出结论，几个集成电路在同一芯片中的存在可以提高同步开关噪声的波动由于这些电路之间的耦合的存在。

4.2。带地面寄生回路的PDN电路的SSN分析

该第二应用程序是用于研究并计算同一PDN电路的同步开关噪声（图五）不同之处在于此时的电路包括接地寄生电路返回（图10)，同时包含两个电流源的相同组件值。的费用已降低矩阵通过前面提出的方法。所做的约简次数总是等于2，除了最后一个约简矩阵的大小是4×4。计算了该情况下的同步开关噪声 哪里和计算方法为(18）。与向量拟合有理逼近的原则，始终使用。通过PSpice的工具得到的频域噪声在图中示出11。该图给出了不同电容值的噪声附近的两个核心。

通过的第二芯部的电流的效果和两个芯之间的耦合电容的值的研究再次进行研究。

存在或不存在所述第二核心的当前的具有芯部1在当前而第二核上没有SSN效果，而is zero, the degree of fluctuation is presented around 1.2 V. This is justified by the presence of the coupling between the two cores. But the fluctuations in the case of= 1 A are bigger than the fluctuations in the case of= 0。该simulations of these results are shown in Figure12。

为了研究的PDN之间的耦合电容的影响，我们继续= 0 A in all simulations that follow and each time we change the capacitance values.

为电耦合所呈现的电容 ，an increase in its values of 1 nF (Figure图12（b）) to 100 nF increases (Figure13) the fluctuations of the SSN around 1.2 V to almost 5 mV for= 100 nF and 2 mV for= 1 nF at the second core, while this increase does not have a great influence on the SSN at the first core. Figure13说明了这些结果。

由这些结果可以得出，接地寄生电路的增加对二次磁心SSN的形成有较大的影响，其中波动的影响更大。我们还可以得出结论，耦合越大，噪声越重要的两个核心。

5.结论

本文研究了双电源双芯配电网的同时开关噪声问题。不像丁和李[12[]，这项研究是由计算噪声在时域通过一个有理函数在频域的阻抗近似通过向量拟合和约简矩阵技术。然后，根据开关电流计算SSN。结果表明，在单卡中多核的存在通过增加它们之间的电耦合而引起的波动来影响SSN。它也被发现，即使核心是不活跃的，噪声存在于其终端，可以中断正常的操作。根据最新结果发现，地面寄生电路的返回影响了SSN的形状。靠近核心的耦合越大，噪声就越重要。

的利益冲突

作者声明，本论文的发表不存在任何利益冲突。

参考文献

1. R. R. Tummala，“SOP：是什么，为什么？一种新的微系统集成技术范式，摩尔定律在未来十年的小型化融合系统的系统集成，”IEEE交易上的高级包装卷。27，没有。2，第241-249，2004。视图:出版商网站|谷歌学术
2. “阶导数噪声之频率相关性之模拟”，国立台湾科技大学资讯工程学研究所硕士论文在IEEE 10日专题会议对电子封装的电气性能诉讼，第199-202，剑桥，MA，USA，2001。视图:谷歌学术
3. I. Novak，“具有薄介电层和/或薄导电层的损耗配电网络”，IEEE交易上的高级包装卷。23，没有。3，第353-360，2000。视图:出版商网站|谷歌学术
4. ·史密斯，罗伊T.和R.安德森，“电源平面的SPICE模型的频域和时域，”在在IEEE第九专题会议对电子封装的电气性能诉讼，第51-54页，亚利桑那州斯科茨代尔，美国，2000。视图:出版商网站|谷歌学术
5. S. Chun, J. Kim, N. Na，和M. Swaminathan，“建模阿兰动力平面结构的方法比较”，Packag，第247 - 250,2000页。视图:谷歌学术
6. S. Chun, M. Swaminathan, L. D. Smith, J. Srinivasan, Z. Jin, M. K. Iyer，“高速系统中同步切换噪声的建模”，IEEE交易上的高级包装第24卷第2期2，第132-142，2001。视图:出版商网站|谷歌学术
7. 黄永发。Kim和M. Swaminathan，“利用传输矩阵法对不规则形状的配电平面进行建模”，IEEE交易上的高级包装第24卷第2期3, 334-336页，2001。视图:出版商网站|谷歌学术
8. H.金，Y.桢，J. Park等人的“使用嵌入薄膜电容器的显着减少电源/地电感性阻抗和同步开关噪声的，”在电子封装的电性能的论文集，'03，第129-132，普林斯顿，NJ，USA，2003。视图:出版商网站|谷歌学术
9. J. M.霍布斯，H.卷扬机，V.桑达拉姆等人，“同时开关噪声抑制为使用嵌入解耦高速系统中，”诉讼 - 电子元器件及技术会议，第339-343，2001。视图:出版商网站|谷歌学术
10. R. Abhari和G. V. Eleftheriades，“用于高速电路的平行板的噪声抑制和隔离金属 - 电介质电磁带隙结构，”IEEE交易对微波理论与技术第51卷，no。2003年，第1629-1639页。视图:出版商网站|谷歌学术
11. T.-L.吴，S.-T.陈，J.-N.黄某和Y.-H.林“数值和高速数字电路板的分区直流参考平面引起的开关噪声的辐射的实验研究”，IEEE电磁兼容性第46卷，no。1，第33-45页，2004。视图:出版商网站|谷歌学术
12. 郭宏源。丁和Y.-S。利用时域阻抗函数和噪声抑制分析建立SSN模型的有效方法，IEEE交易上的组件，封装与制造技术卷。2，没有。3，第510-520，2012。视图:出版商网站|谷歌学术
13. L. D.史密斯，“配电系统的设计方法和调制解调器CMOS技术电容的选择，”IEEE交易上的高级包装卷。22，没有。3，第284-291，1999。视图:出版商网站|谷歌学术
14. B. Gustavsen和A. Semlyen，“基于向量拟合的频域响应的有理近似”，IEEE交易对电力输送第14卷，no。1999年，第1052-1061页。视图:出版商网站|谷歌学术
15. B. Gustavsen，“残差矩阵特征值摄动对极残差模型的快速无源性增强”，IEEE交易对电力输送卷。23，没有。4，第2278至2285年，2008年。视图:出版商网站|谷歌学术
16. P. Triverio，S. Grivet-Talocia，M. S. Nakhla，F. G. Canavero和R. ACHAR，“稳定性，因果关系，和在被动电互连模型，”IEEE交易上的高级包装,30卷,不。4，第795-808页，2007。视图:出版商网站|谷歌学术
17. “多电压配电系统的解耦电容器”，M. Popovich和E. G. Friedman，超大规模集成(VLSI)系统的IEEE会刊第14卷，no。3，第217-228，2006年。视图:出版商网站|谷歌学术
18. “航空系统中高速CMOS集成电路相互作用的功率完整性问题的分析和优化”，刊于在13日系统，信号和设备，SSD '16国际多会议论文集，第636-639，莱比锡，德国，2016年视图:出版商网站|谷歌学术
19. h·w·奥特电磁兼容工程， John Wiley & Sons, Inc.， Hoboken，新泽西州，美国，2009。视图:出版商网站
20. B. Gustavsen和H. M.J。德席尔瓦，“在一个电磁暂态程序理性模型纳入：Y-参数，Z-参数，S参数，传递函数，”IEEE交易对电力输送卷。28，没有。2，第1164至1174年，2013。视图:出版商网站|谷歌学术

版权

版权所有©2017年Khaoula艾特贝莱德等。这是下发布的开放式访问文章知识共享署名许可，允许在任何媒体中不受限制地使用、发布和复制原创作品，只要原稿被正确引用。