主动和被动电子元件

PDF
主动和被动电子元件/2016年/文章

研究文章|开放获取

体积 2016年 |文章的ID 4517292 | https://doi.org/10.1155/2016/4517292

Neeta Pandey,巴拉特。乔杜里,古普塔Ankit米塔尔,医生说, 使用新的总线实现低功率PFSCL三态缓冲”,主动和被动电子元件, 卷。2016年, 文章的ID4517292, 8 页面, 2016年 https://doi.org/10.1155/2016/4517292

使用新的总线实现低功率PFSCL三态缓冲

学术编辑器:斯蒂芬的礼物
收到了 2015年11月30日
接受 2016年1月24日
发表 2016年2月29日

文摘

提出了新的积极的反馈源耦合逻辑(PFSCL)三态缓冲适合总线的应用程序。该缓冲区使用开关来实现高阻抗状态和修改负载或电流源部分。一个有趣的结果是整体降低功耗。拟议中的三态缓冲消耗一半的力量相比,基于可用的开关。问题可用PFSCL基于三态缓冲总线实现识别和用人提出三态缓冲拓扑的好处。香料使用台积电180海里CMOS技术参数仿真结果包括支持的理论公式。提出了三态缓冲性能的拓扑检查的基础上传播延迟,允许输出时间和功耗。发现一个拟议中的三态缓冲拓扑方面优于其他所有的性能参数。考试的行为和提出PFSCL三态缓冲拓扑下参数变化和不匹配显示14%的最大变化。

1。介绍

传统的CMOS电路广泛应用于数字集成电路设计由于其设计,组装密度高,微不足道的静态功耗(1]。大型开关噪声发生在CMOS电路限制他们的使用在应用程序与混合信号环境(2,3]。研究工作,因此,对探索替代低噪声逻辑风格。这些逻辑风格是基于当前的指导原则(4- - - - - -7),画一个恒流电源和生成低开关噪声相比CMOS逻辑风格。积极的反馈源耦合逻辑(PFSCL)风格6- - - - - -10)是一个在这些风格,适用于当前的指导原则和用于高速设计。

本文地址实现PFSCL公交车使用各种外围设备之间传输数据在混合信号的基于微处理器的系统环境。一个典型的公交系统有许多三态缓冲连接到一个共同的节点。研究PFSCL三态缓冲器/逆变器显示只有两个拓扑是可用的(11]。这些拓扑使用开关或睡眠晶体管实现三态行为。睡眠晶体管的适用性和开关晶体管PFSCL三态缓冲器(11在公交系统实现研究和确定的缺点。新PFSCL三态缓冲为此提出了这项工作。

本文组织等六个部分介绍。简要回顾可用PFSCL三态缓冲器提出了部分2。设计问题在使用可用的三态缓冲器实现公交系统中标识部分3。之后,新的PFSCL三态缓冲拓扑介绍部分4。他们的性能比较和适用性在总线实现演示了通过使用香料模拟台积电180纳米CMOS技术参数部分5。参数变化的影响,参数不匹配的影响也研究了该拓扑。最后,本文的结论部分6

2。可用PFSCL三态缓冲

三态门展品高阻抗状态除了高和低逻辑水平达到常规的门。另一个启动信号是用来实现所需的功能。在文学,两个拓扑实现PFSCL三态缓冲是可用的(11]。这些拓扑使用开关或睡眠晶体管实现高阻抗状态。

基于开关PFSCL三态缓冲如图1(一)。晶体管M6添加到常规PFSCL实现三态门的输出操作。低价值的启动信号,晶体管M6在和电路作为一个常规的缓冲区。相反,高价值的启动信号关闭和提供了一个高阻抗状态的晶体管M6在输出断开常规缓冲输出与实际输出节点问:因此,它可以指出这三态缓冲电路中维护一个电流不管门的状态。

其他PFSCL三态缓冲器(11),在图1 (b),使用一个睡眠晶体管M6串联电源终端的基本PFSCL缓冲区。它作为常规缓冲启动信号的低价值打开晶体管M6在输出,同时提供一个高阻抗状态。睡眠基于三态缓冲声称是更多权力的效率比基于开关对应是因为电路中没有电流(图1 (b))在高阻抗状态。

3所示。问题在总线实现

讨论可用PFSCL三态缓冲表明睡眠建立拓扑是基于更多权力的效率比开关。然而,使用基于睡眠晶体管PFSCL总线实现三态缓冲遭受不完全隔离的常见的一个主要缺点从残疾人三态缓冲输出节点。

为了说明这一点,一个典型的汽车环境组成的两个三态缓冲驱动一个共同的输出节点。试验台如图2(一个)。在这样的环境下,低价值的启动信号,B1启用而B2在高阻抗状态,反之亦然。模拟试验台的使用睡眠和基于开关三态缓冲和相应的完整的金属氧化物半导体示意图所示数据2 (b)2 (c)。当基于睡眠的三态缓冲器(图2 (b)),一个低价值的启动信号使B1而B2在高阻抗状态转移通过切断电源输出节点。在这种情况下,电路的仔细检查,发现下拉网络(生产)B2仍然连接到输出节点,路径为当前流的电源B1地面通过输出节点Q和B2仍然存在。明确这一点让我们考虑两个输入A和B一样高。在这种情况下晶体管M1的缓冲B1和B2生产的晶体管缓冲区将导致画更多的偏置电流电源比个体启用缓冲。它是绘画般地在图表示2 (b)标记在晶体管晶体管粗线,虚线。图中的刻度线代表电流的电流源部分。因此,隔离缓冲输出节点问的B2并不成立。这将导致整个公交系统的故障通过改变的大小高低逻辑水平。输出水平的退化与数量的增加会增加盖茨问:连接到普通节点的功能设备将由基于睡眠的三态缓冲的输出可能完全中断。

基于开关三态缓冲总线实现(图2 (c)),一个低价值的启动信号使开关晶体管M6缓冲的缓冲B1和B2。开关晶体管的输入a和B高是大胆和虚线所示而刻度线代表一个电流的电流源部分在图2 (c)为了完整性。因此,清楚,输出是输入和输入b,它仍然不受影响,然而,缺乏作为缓冲的画从电源电流无关的状态,也就是说,启用或禁用。

时间波形证明这种行为在图所示3。模拟试验台的电源电压为1.8 V,摇摆400 mV被认为是输入。它可以观察到正确的电压水平的输出实现基于开关与睡眠的公交系统。

4所示。新PFSCL三态缓冲拓扑

在本节中,新PFSCL三态缓冲拓扑来源于基于可用的开关三态缓冲。所有的拓扑结构使用一个输出开关实现高阻抗状态和节省电力不允许电流在高阻抗状态。电流是受限制的通过修改负载或PFSCL开关的电流源部分基于三态缓冲。由此产生的相应的拓扑分为两类。并给出了拓扑与修改后的负载部分第一,紧随其后的是拓扑修改电流源部分。

4.1。PFSCL三态缓冲与修改负载部分(1)提出了拓扑

这种拓扑修改的负载驱动负载晶体管和一个启动信号,而不是一个固定的地面电位。生成的拓扑结构如图4。低价值的启动信号,电路的行为作为常规PFSCL缓冲区。相反,高价值的启动信号晶体管M3, M4, M6所以缓冲进入在高阻抗状态,限制了整体电路中电流从而降低功耗。

4.2。PFSCL三态缓冲器与修改电流源部分
4.2.1。准备提出拓扑2

这种拓扑修改电流源部分通过添加PMOS M7以下电流源晶体管M5如图5(一个)。当启用信号低,电路的行为作为常规PFSCL缓冲区。相反,高价值的启动信号,晶体管M6和M7。这使得电路输入阻抗高,避免任何电流持续时间。

4.2.2。提出拓扑3

在提出拓扑2中,添加下面的PMOS偏压电流源需要更高的价值( )相比,一个需要在传统PFSCL缓冲为了保持相同的当前值( )。这种情况下可以解决通过改变晶体管M5和M7的位置如图5 (b)。低价值的启动信号允许正常操作通过提供一个路径通过晶体管M7地面。类似地,对于一个高价值的启动信号的路径是通过关闭说断开晶体管。此时,晶体管M6是关闭的;因此,电路进入高阻抗状态,不消耗电力。

4.2.3。提出拓扑4

提出拓扑2和3使用晶体管电流源部分的叠加来降低功耗。在提出的拓扑4中,另一种方法来避免电流电路中。的可用性偏压电流源的依赖使信号用PMOS晶体管M7和NMOS晶体管M8如图5 (c)。低价值的启动信号,通过晶体管M7晶体管M5接收必要的偏压。此时晶体管M6在和拓扑行为作为常规缓冲区。相反,当启动信号高、晶体管M7和晶体管M8。这个排放的潜力节点X的地面电位,因此禁用的电流源。因此,缓冲区不消耗功率和高阻抗状态实现晶体管M6是关闭的。

5。仿真结果和讨论

第一节比较的性能提出PFSCL三态缓冲之后,通过仿真验证其是否适合公交系统实现。台积电180海里CMOS技术参数和1.8 V电源在SPICE模拟。的偏置电流和电压摆幅50µ和400 mV,分别考虑对于所有PFSCL三态缓冲均匀。

5.1。性能比较

拟议中的PFSCL三态缓冲拓扑1 - 4(数字45)和基于可用开关PFSCL三态缓冲(图1(一))是模拟负载电容的50 fF。传播延迟的性能比较而言,允许输出时间,功耗和权力推迟产品。总结了仿真结果表1


三态缓冲 参数
传播延迟(ps) 允许输出时间(ps) 功率(μW) 电源延迟产品(fJ)

提出拓扑1 425年 553年 45 19.125
提出拓扑2 419年 348年 45 18.855
提出拓扑3 408年 132年 45 18.360
提出拓扑4 428年 438年 45 19.260
基于开关缓冲(11] 430年 182年 90年 38.700

发现所有提出的拓扑消耗一半的力量相比,基于可用的开关PFSCL三态缓冲器(11)因为他们都拥有提供禁用电流处于高阻抗状态。传播延迟,它可以观察到,所有拓扑以来几乎等于延迟这些拥有类似的加载和维护相同的偏置电流处于启用状态。这两个因素占低功率延迟产品值提出了拓扑相比,可用。最大降低47%功率延迟产品获得提出拓扑。

有一个三态缓冲的输出使时间的变化,因此,需要更多的调查行为在高阻抗状态。(我)对提出的拓扑(图14),其中负载被修改,它是指出,晶体管在断开网络(M1-M2)和电流源(M5)部分。这种情况导致节点QX卸货地潜力。随后,启用门口时,节点QX将获得有效的低或高电压水平取决于应用的输入。这解释了不再允许输出的时间提出了拓扑1。(2)提出拓扑2 - 4(图5),电流源部分修改。这三个,拓扑(图45 (c))显示允许输出的最长时间。这可以归因于一个合适的这一事实 节点X,将通过M7而建立,在剩下的两个拓扑路径从源耦合的共同指向地面立即建立缓冲区启用。拓扑2使用偏压比拓扑3解释其允许输出的时间更长。(3)提出拓扑3显示了可用的最佳允许输出时间和所提出的拓扑将交互的内部节点的参数。

参数变化的影响,还研究了基于所有可用提议和开关PFSCL三态缓冲器在不同设计角落和绘制在图6。观察,提出三态缓冲拓扑显示传播延迟的最大变化,允许输出时间,功耗,和延迟产品的1.3倍,4.35,1.8,和1.31之间最好/最差和典型案例,分别。同样,基于可用的开关PFSCL三态缓冲显示最大变化的1.08倍,3.14,1.55,和1.14以上性能参数,分别。

宽度不匹配的影响也是研究基于所有可用提议和开关PFSCL三态缓冲拓扑。晶体管的宽度变化10%所对应的最大变化11%是观察在传播延迟,在允许输出时间14%,电力消耗的8%。

进一步探索的可行性提出了拓扑的工作在较低的潜力,有必要计算最低电源要求。使用中概述的方法(12)发现的最小电源拓扑要求1 - 4,分别给出 在哪里 阈值电压的NMOS和PMOS晶体管。 是晶体管的偏置电压M5和 是PMOS的阻力。假设 0.8 V,拓扑1和4的最小电源电压1.1 V。它等于1.6 V拓扑2和3为略大于1.1 V拓扑 非常小相比其他条件表达式。

5.2。公交系统实现

性能比较后PFSCL三态缓冲器,其适用性在公交系统实现中正在探索。在图所示的试验台2(一个)被认为是与所有可用提出并模拟PFSCL三态缓冲拓扑。仿真波形如图所示7。发现所有提出的三态缓冲维持相同的电压水平是可用的。也没有提出三态缓冲展品中观察到的电压水平的变化的情况下基于睡眠PFSCL三态缓冲。因此,它可以表示,拟议中的三态PFSCL缓冲区符合功能。

6。结论

本文实现总线采用三态PFSCL缓冲区。总线实现的缺点使用可用的PFSCL三态缓冲器提出和基于不同开关PFSCL三态缓冲提出了拓扑。负载或基于可用的开关的电流源部分PFSCL三态缓冲器被修改在降低功耗达到高潮。提出了缓冲性能的拓扑是通过使用180 nm模拟台积电相比CMOS技术参数。结果表明,提出的一个缓冲拓扑优于其他人的传播延迟,允许输出时间和功耗。参数变化的影响,参数不匹配的影响也包括完整性。

利益冲突

作者宣称没有利益冲突有关的出版。

引用

  1. n Weste和k . EshraghianCMOS VLSI设计的原则:一个系统的视角美国,addison - wesley,波士顿,质量,1993年。
  2. s . Kiaei工程学系。Chee, d . Allstot“CMOS耦合的VLSI的代码逻辑,”诉讼IEEE国际研讨会的电路和系统1990年5月,页1608 - 1611。视图:谷歌学术搜索
  3. m . Maleki和s . Kiaei“增强耦合的超大规模集成电路的代码逻辑,”IEEE电路和系统II:模拟和数字信号处理,39卷,不。6,399 - 402年,1992页。视图:出版商的网站|谷歌学术搜索
  4. d . j . Allstot工程学系。Chee、美国Kiaei和m . Shrivastawa”折叠耦合逻辑与CMOS低噪声混合信号集成电路静态逻辑,“我:IEEE电路和系统基本理论和应用程序,40卷,不。9日,第563 - 553页,1993年。视图:出版商的网站|谷歌学术搜索
  5. m .山和h .山田”,MOS电流模式逻辑(MCML)电路低功耗sub-GHz处理器,”C IEICE事务卷,75年,第1187 - 1181页,1992年。视图:谷歌学术搜索
  6. m . Alioto l . Pancioni s罗基,诉Vignoli”建模和评估正反馈耦合的逻辑,“IEEE电路和系统。即普通文件,51卷,不。12日,第2355 - 2345页,2004年。视图:出版商的网站|谷歌学术搜索|MathSciNet
  7. k·古普塔,r . bloom, Chaudhary j . n . Pandey, m·古普塔性能比较的MCML和PFSCL盖茨0.18μ在m CMOS技术。第二届国际会议在计算机和通信技术(ICCCT 11)IEEE,页230 - 233年,阿拉哈巴德,印度,2011年9月。视图:出版商的网站|谷歌学术搜索
  8. n Pandey, k·古普塔和m·古普塔”一个高效的基于triple-tail细胞PFSCL D门闩,”微电子学杂志,45卷,不。8,1001 - 1007年,2014页。视图:出版商的网站|谷歌学术搜索
  9. 堡,a . m . Alioto, l . Pancioni s罗基和诉Vignoli”PFSCL盖茨的设计方法”诉讼IEEE国际研讨会的电路和系统(ISCAS ' 05),3卷,第2440 - 2437页,IEEE,神户,日本,2005年5月。视图:出版商的网站|谷歌学术搜索
  10. m . Alioto l . Pancioni s罗基,诉Vignoli”Power-delay-area-noise保证金交易在正反馈MOS电流型逻辑,“IEEE电路和系统I:普通文件,54卷,不。9日,第1928 - 1916页,2007年。视图:出版商的网站|谷歌学术搜索
  11. k·古普塔,r . bloom, Chaudhary j . n . Pandey, m·古普塔”新的低功耗三态电路正反馈耦合的逻辑,“电气和计算机工程杂志》上670508卷,2011篇文章ID, 6页,2011。视图:出版商的网站|谷歌学术搜索
  12. h·哈桑,m .茴香酒和m . Elmasry”分析和设计的低功耗、抗干扰MCML,”IEEE国际会议soc学报》上2004年9月,IEEE 25 - 29页。。视图:出版商的网站|谷歌学术搜索

版权©2016 Neeta Pandey et al。这是一个开放的分布式下文章知识共享归属许可,它允许无限制的使用、分配和复制在任何媒介,提供最初的工作是正确引用。


更多相关文章

PDF 下载引用 引用
下载其他格式更多的
订单打印副本订单
的观点1433年
下载570年
引用

相关文章

我们致力于分享发现相关COVID-19尽快。我们将提供无限的出版费用豁免接受研究文章以及案例报告和案例系列COVID-19有关。评论文章被排除在这个豁免政策。注册在这里作为一个评论家,帮助快速新提交。