模拟电路实现,操作,和多值的非易失性静态随机存取内存使用电阻率变化的设备

文摘

我们提出并计算分析了多值,使用ReRAM非易失性存储器。两个参考电阻和一个可编程电阻器连接到存储节点标准的SRAM单元。提出9 t3r MNV-SRAM电池可以存储2位的内存。存储操作,回忆操作和连续决策操作所需的写脉冲是否可以同时被执行。因此,决定操作的持续时间和电路不需要使用该方案时。为了实现稳定的召回行动,一定电流(或电压)是应用于细胞打开电源之前。调查过程变异耐宽容和编程的准确性,我们模拟的宽度变化的影响提出的晶体管MNV-SRAM细胞,可编程电阻器的电阻,180海里的电源电压3.3 V CMOS HSPICE设备模型。

1。介绍

功耗一直是最严重的问题之一在高度集成CMOS逻辑电路。例如,泄漏电流的影响成为占主导地位的待机模式。一个解决方案是使用非易失存储器,它已被提出。典型的新类型的内存包括铁电随机存取存储器(FeRAM),磁阻的RAM (MRAM),相变内存(婴儿车)和电阻率变化RAM (ReRAM)。非易失性存储器(NV-SRAM)也被开发来减轻限制在项目周期和提高访问时间1- - - - - -5]。NV-SRAM很大的组件数量,因为非易失性部分必须被添加到SRAM部分。

ReRAM和婴儿车的大电阻率变化是一个优越的特点,研究了多值非易失存储器(6- - - - - -10]。例如,16个独立的国家报告了多值存储在6]。ReRAM已经普遍预期用作下一代非易失存储器因其优越的特点,如低压操作、高速性能和低功耗。这个设备有两个切换模式:单极开关,设备取决于外加电压的脉冲宽度和幅度,和双极开关,设备取决于极地的性格。在本文中,我们使用一个双极开关装置,提出了电路的最佳利用。图1显示的定义为双极开关设置和重置操作设备。集被定义为一个操作进行从高阻状态变化(小时)低电阻状态(LRS),和复位手术改变从LRS到小时。

在本文中,我们应用NV-SRAM多值存储技术。提出了多值的非易失性存储器(MNV-SRAM)可以容纳2位在备用模式下的内存(4值)和作为传统存储器(SRAM)操作正常。代替传统的一半SRAM阵列与MNV-SRAM细胞,NV-SRAM记忆是可实现的,如图2(一个)。(晶体管和电阻)的元素数量必须持有1位可以减少使用提出MNV-SRAM细胞。此外,当所有的细胞取代MNV-SRAM细胞,如图2 (b),成为常规内存的两倍。我们也提出一个稳定的召回行动。传统NV-SRAM与可编程电阻器的召回行动不是很稳定。以来它将变得更加不稳定过程变化增加比例在CMOS技术的进步。

在本文中,我们描述了细胞的设计和操作。我们也呈现的HSPICE仿真结果提出MNV-SRAM细胞使用180 nm 3.3 V互补金属氧化物半导体元件模型。

2。细胞结构和操作

图3概述了传统NV-SRAM的电路拓扑和MNV-SRAM求婚。前8晶体管2电阻器(8 t2r)细胞是一种改进的细胞为传统的影子内存(1,2),已应用于磁隧道结(mtj) [4]。后者9晶体管3电阻器(9 t3r)细胞,它被添加到前1电阻()和1个晶体管(M9),也包括标准SRAM部分和非易失性内存部分。,,固定参考电阻和吗是可编程电阻器。这些参考电阻和可编程电阻器连接到存储节点(S1和S2)标准的SRAM单元。

拟议中的MNV-SRAM细胞有两个参考电阻(和)。通过电阻有两个引用,参考电阻可以改变三个值,,的并联电阻和()如图4。例如,参考电阻可以改变成100 kΩ,65 kΩ,39 kΩ,当和分别设置为100 kΩ和65 kΩ。因此,4(2位)可以确定值,如图4 (b)。没有必要准备三个参考电阻(,,)。的电阻取决于材料(成分)、大小和写/擦除脉冲条件。它是必要的定义和根据阻力的分布。为简单起见,在本文中,假设的分布是统一从0到150 kΩ和和假定为固定电阻使用高阻多晶硅,等等。

操作方案,与控制信号有关,主要电流提出MNV-SRAM图中概述5。为了阅读2比特信息,执行读操作两次召回行动。SRAM + MNV-SRAM数组(图2(一个))用于介绍召回行动,和小于。还介绍了存储操作。

2.1。召回行动

假设商店(持有)4值(2位)。第一次召回行动,CLm, CLa, CLb设置为“H”,分别是“L”和“H”(M7和M9开启和关闭M8)。因此,可以相比(图4(a2))。在回忆,晶体管M7和M9。应用一定的电流(或电压)从之前预先充电电路(i) / Cpm设置为“L”状态。节点的电压S1 ((S1)和S2 ((S2))在图5(一)增加根据和。当大于,(S1)低于(S2)。因此,存储的信息后可以回忆到的SRAM部分MNV-SRAM / Cpm设置为“L”状态(电池的电源打开时)。然后,召回数据从MNV-SRAM SRAM使用读写电路。高阶位是在这个过程中宣读。

在第二次召回行动,CLm和CLa都设置为“H。“CLb取决于第一次召回行动的结果。当小于,CLb设置为“h”相比较(图4(a3))。另一方面,当大于,CLb设置为“l”相比较(图4(a1))。低阶位是在这个过程中宣读。

这次召回步骤,读出2比特的数据如图6。

2.2。存储器操作

正常的SRAM操作可以执行通过关闭晶体管M7, M8, M9,如图5(b)。

2.3。存储操作

数据5(c)和5(d)大纲存储操作,在执行关机。信息存储在存储器(高部位)和(SRAM的一部分)MNV-SRAM(低阶位)在图5(一)首先读取。选择参考电阻器的阅读信息。例如,当读到的信息是“01”,需要设置和。当大于,需要应用到一组脉冲。当小于复位脉冲,需要申请如图7。

为了比较与CLm, CLa, CLb设置为“H”“L”和“H”。然后,回忆操作执行。当大于、节点S2自动设置为“L”(0 V)在此次召回行动。设置所需的一组电压(操作)应用PL。之后,一组脉冲应用为了使有更低的电阻,如图5(c),另一方面,当小于V (S2)自动设置为“H”。流过的电流是零(或一个小值)因为两端的电压高(H)。

接下来,CLm, CLa, CLb设置为“H”和召回操作执行。相比较。当小于S2,节点设置为“H”自动在此次召回行动。然后,PL设置为低电压(或0 V)应用复位脉冲,如图5(d)。另一方面,当大于、节点S2自动设置为“L”。当前,流过是零(或一个小值)因为两端的电压很低。

写脉冲不申请时的值之间的是和通过使用这种方法。商店的电流方向(重置)和存储(套)是相反的,如图5(c)和5(d)。

表1显示之间的关系节点(S2和PL)潜力,应用脉冲。

3所示。模拟

3.1。模拟条件

的设备特征ReRAM假定在表2(11]。这些数据集/重置条件单层细胞使用CoOx [11]。设置状态的阻力是5 kΩ复位状态的电阻是10 kΩ和150 kΩ内。然后,假设从150年10 kΩkΩ变化,设置和重置电压被认为是低于表中所示的值2。1024个细胞被连接在一个位线(提单),如图2。这里,外围控制电路,如地址译码和时机一代,不包括在我们的模拟条件。线路容量和线路电阻不包括,。仿真条件表中列出3。

3.2。召回行动

数据8和9显示仿真结果的召回行动。和分别固定在100 kΩ和65 kΩ。在这种情况下,参考电阻,,100 kΩ65 kΩ39 kΩ,分别。

首先,/ Cpm设置为“H”和节点S1和S2被指控一旦0 V。电压(电流)是应用于提单,提单,和PL使用预先充电电路(i)和(ii)。召回600 mV脉冲产生的预先充电电路(i) (41 ns)。当是50 kΩ,电压节点S1和S2 65 ns 350 mV和570 mV,分别。不同的电压()在65 ns)−220 mV。节点电压以来S1低于节点的S2,后/ Cpm设置为“L”(在66 ns), S1和S2节点可以被设置为“L”和“H”。接下来,这个召回数据从MNV-SRAM SRAM使用读写电路。

第二,/ Cpm设置为“H”和节点S1和S2再次收取的0 V。召回600 mV脉冲应用于提单和/提单使用预先充电电路220 ns。当是50 kΩ,电压节点S1和S2 229 ns 550 mV和460 mV,分别。不同的电压(229 ns)是90 mV。节点电压以来S1高于节点S2,后/ Cpm设置为“L”(在230 ns), S1和S2节点可以被设置为“H”和“L”分别。因此,当是50 kΩ,信息“01”是这样回忆道。

3.3。存储操作

当信息被存储在“01”,需要设置在65 kΩ()和39 kΩ(=)。有三种情况下存储操作,如图7。图10显示存储操作的仿真结果。这是确认电路操作时的价值从150年10 kΩkΩ。当是150年或10 kΩ,或重置脉冲应用,分别。另一方面,当50 kΩ,电脉冲不需要申请吗。召回行动的决定操作是否需要写脉冲可以同时执行。因此,决定操作时,电路不需要使用这个方案。

4所示。讨论

4.1。的元素数量的细胞

传统由8 t2r MNV-SRAM细胞,如图3(一个)(1,2,4]。拟议中的MNV-SRAM细胞可以容纳2位(4值)记忆的待机模式通过添加3 t3r SRAM (6 t)细胞。数组的结构如图1(一)2位被记录在2细胞(SRAM + MNVSRAM 6 t + 9 t3r)。因此,所需元素的平均数量,以便记住1位的内存(一)7.5 t1.5t,使用该MNV-SRAM细胞。利用提出的细胞,每个细胞的元素数量可以减少0.5 t0.5r。

如果参考电阻的数量增加,细胞理论上可以记住更多的信息。例如,细胞有三个参考电阻可以编码3位/细胞,细胞和四个参考电阻可以记住4位/单元。因此,一个的随记住每个细胞数量的增加,如表所示4。然而,读/写的优势迅速随记住每个细胞数量的增加。

4.2。回忆起稳定

最严重的问题之一MNV-SRAM召回的稳定性。提出的数据完整性MNV-SRAM细胞是由回忆因为所有电阻信息必须正确地重新生成相应的SRAM和SRAM MNV-SRAM的一部分。召回操作也用于存储操作。设备特征变化的影响(设备不匹配)回忆描述如下。图11情节的通道宽度的影响晶体管在回忆。为简单起见,我们只显示通道的宽度的NMOS晶体管M2在图3 (b)多种多样的20%。,,固定在100、65和50 kΩ,分别。例如,当宽度缩小−20%,减少(−220 mV (0%)−174 mV (−20%)) 65 ns。然而,略有增加(90 mV (0%)115 mV (−20%)) 229 ns。在所有情况下,回忆操作正确执行。然而,预先充电操作并不是用于传统的召回操作(4]。没有预先充电操作召回操作容易故障。例如,如果NMOS晶体管M2的宽度缩小1%,召回操作故障没有预先充电过程。

图12显示电源电压波动的影响。电源电压变化从−30%到0%。召回行动是正确执行的电源电压波动的影响。然而,在电源电压下降−30%减少了电压差30 mV (−220 mV−190 mV 65 ns)。

表5和6的依赖关系列表和在晶体管模型。在这种情况下,,,是固定在100、65和50 kΩ,分别。的和强烈依赖于NMOS的特点。

图13显示的效果波动。显示不同的电压之间的节点S1和S2 ()。是相对于,被固定在65 kΩ。从40到90 kΩ多样。阈值电阻kΩ67米,这是一个小比。似乎阈值电阻转变,由于电阻的数量(场效应晶体管)连接到S1 (和)和S2 ()不同。召回操作简单的绝对值很大。如果的绝对值必须是100 mV或更多,必须小于65 kΩ或大于70 kΩ在这项研究中。如果电路是优化,这些点可以改善。

4.3。参考电阻器

为了扩大阅读的优势,有必要扩大参考电阻差异。图14显示了引用抗性和参考电阻之间的差异。在100年,是固定的吗是改变了从0到100。参考电阻达到最大的差异= 2。例如,的值和分别设置为100 kΩ和71 kΩ。的价值将42 kΩ。

4.4。能量收支平衡时间

能量收支平衡时间(光大通信)(12对MNV-SRAM也很重要。光大通信取决于写/召回能源、场效应晶体管的漏电流,等等。但是,它是很难估计的光大通信,因为能源消耗写/验证周期通常需要在多值的非易失性内存中。因此,光大通信也取决于数量的写/验证周期。尽管这是一个粗略的估计,我们估计,光大通信通过以下简单模型。一组/重置条件[11)(表2)及其行为模式13]。写能源被认为是设置和重置的平均能量据川端康成et al。11]。写和记忆周期只有一个周期,验证周期是零。据估计,光大通信为0.5 s在这种情况下。光大通信将提高在低功率操作设备(材料)和/或使用电路进行了优化。

5。结论

我们提出了一个使用ReRAM MNV-SRAM。提出9 t3r MNV-SRAM电池可以存储2位的内存,实现稳定的召回过程变化和扩展项目周期。

为了实现稳定的召回行动,一定电流(或电压)是应用于细胞打开电源之前。节点的电压取决于S1和S2细胞增加和。当大于,(S1)低于(S2)。因此,存储的信息可以稳定地回忆起当细胞打开电源。

调查的稳定性还记得,我们模拟的宽度变化的影响提出的晶体管NV-SRAM细胞样品的电阻,电源电压。例如,当细胞的晶体管的通道宽度缩小−20%,减少(从224 mV (0%)−−174 mV (−20%)) 65 ns。另一方面,略有增加(从92 mV(0%)到115 mV (−20%)) 229 ns。尽管如此,回忆操作正确执行。

存储操作,回忆操作和运行的决定是否需要写脉冲可以同时被执行。决定操作时,电路不需要使用这个方案。

确认

这项工作得到了VLSI设计和教育中心(VDEC),东京大学,与节奏设计系统合作,Inc . Synopsys对此,Inc .和导师图形,Inc .的VLSI芯片在这项研究中一直在编造VDEC的芯片制造程序,东京大学,在与罗姆公司和凸版印刷公司合作。这项工作也支持科学研究补助金(C) (23560391)。

引用

1. 美国伊顿,d·巴特勒·m·帕里斯d·威尔逊和h . Mcnellie“铁电非易失存储器,”《国际固态电路会议(88年globalfoundries”),第131 - 130页,1988年。视图:谷歌学术搜索
2. s . Masui t . Ninomiya t Ohkawa et al .,“基于铁电存储器的非易失性存储器的设计和应用,“IEICE电子交易,E87-C卷,不。11日,第1776 - 1769页,2004年。视图:谷歌学术搜索
3. m .中国人k . Nakayama和泉t, t . Shinmura j .秋田和北川,“基于相变非易失性存储器,”诉讼21 IEEE的非易失性半导体存储器车间(NVSMW 06年)2006年2月,页95 - 96。视图:出版商的网站|谷歌学术搜索
4. 山本和s . Sugahara“非易失性静态随机存取存储器用磁隧道结current-induced磁化交换架构,”日本应用物理杂志》上,48卷,不。4、文章ID 043001, 2009。视图:出版商的网站|谷歌学术搜索
5. 答:北川和k . Nakayama相变非易失性存储器和电阻器的”21学报》研讨会上相变光学信息存储(PCOS ' 09),33-36,2009页。视图:谷歌学术搜索
6. j•迈,大肠碎裂,r·奎因,Schnur美国,“Chalcogenide-based非易失性内存技术,”IEEE航空学报》会议5卷,第2294 - 2289页,2001年3月。视图:谷歌学术搜索
7. k . Nakayama m .中国人t .开赛,a .北川和j .秋田犬”脉冲数量控制电阻为多级存储基于相变,”物理学杂志D,40卷,不。17日,第009条,第5065 - 5061页,2007年。视图:出版商的网站|谷歌学术搜索
8. y阴,k, t . Noguchi h . Ohno h .宋和s . Hosaka“多级存储在n型Sb2Te3-based侧向相变内存用额外的一层上锡,”日本应用物理杂志》上,48卷,不。4篇文章ID 04 c063 2009。视图:出版商的网站|谷歌学术搜索
9. 李,黄永发。宋,t·s·李,w·m·金和B.-K。畅,”偏见极性依赖的相变内存Ge-doped SbTe:多级编程方法,”应用物理快报,卷92,不。24日,ID 243507条,2008年。视图:出版商的网站|谷歌学术搜索
10. y汉、k .赵和金,“多级双极电阻开关的特点在非盟/氧化锌/ ITO玻璃设备,“微电子工程,卷88,不。8,2608 - 2610年,2011页。视图:出版商的网站|谷歌学术搜索
11. 川端康成,m . Nakura美国山崎et al .,“CoOx-RRAM记忆细胞技术使用凹槽结构128 kbits内存数组,”《IEEE国际记忆车间(世界地图”10)2010年5月,页16 - 19日。视图:出版商的网站|谷歌学术搜索
12. k . Usami和n . Ohkubo细粒度的运行时功率控制的设计方法使用局部睡眠信号,提取”24日国际会议的程序计算机设计(ICCD 06年)2006年10月,页155 - 161。视图:出版商的网站|谷歌学术搜索
13. t .手中,y Yoshimoto、k . Nakayama和a .北川”小说功率降低技术和自动避免电路ReRAM浪费覆盖,“主动和被动电子元件ID 181395条,卷。2012年,11页,2012年。视图:出版商的网站|谷歌学术搜索

版权

版权©2013 Kazuya Nakayama和Akio北川。这是一个开放的分布式下文章知识共享归属许可,它允许无限制的使用、分配和复制在任何媒介,提供最初的工作是正确引用。