3.22 - -5.45 GHz和199 dBc / Hz FoMT CMOS互补c类DCO

文摘

本文实现了一个互补的c类数控振荡器(DCO)和微分晶体管对。晶体管分别由反馈回路动态偏置受益的振荡启动与低功耗。通过优化三个开关电容阵列,采用分段电容阵列与迴路(SDM),提出DCO运作从3.22 GHz 5.45 GHz频率调谐范围为51.5%和0.1 ppm的频率分辨率。设计实现在65纳米CMOS工艺能耗为2.8 mA在1.2 V电压供应。测量结果表明,相位噪声约126−dBc / Hz 3兆赫从5.054 GHz的载波频率偏移 角落里260 KHz的频率。结果FoMT达到199.4 dBc / Hz和变化小于2 dB频率调谐范围。

1。介绍

结合高光谱纯度、宽功能处理量和低功耗仍然是最具挑战性的目标之一频率合成器的设计,尤其是对细胞GSM / WCDMA / LTE的应用程序。近年来,ADPLLs深入研究和广泛应用在手机应用程序,因为他们缩减规模,低功耗,改善相位噪声性能先进CMOS技术(1,2]。DCO是最具挑战性的设计模块,因为良好的相位噪声性能应该保障低功耗和它需要满足宽同时在ADPLL功能处理量和高频率分辨率。

与传统的相比信用证坦克振荡器,基于微分晶体管对c类振荡器提供情报官和高脉冲和最大化输出振荡幅度,导致一个最小化的相位噪声3]。这意味着理论上可以提高相位噪声相同的电流消耗。

本文实现了一个广泛的功能处理量和高FoMT c类DCO基于65 nm p9m CMOS工艺。两个反馈循环确保DCO的健壮的振荡启动(4,5),通过调整微分晶体管的直流偏置电压对同步降低功耗。DCO介绍的功能处理量和频率分辨率的提高和优化利用的三个电容器阵列和长效磺胺部分数组。

剩下的论文分为三个部分。描述了互补的c类DCO节中给出2和测量结果部分所示3。结论部分中描述4。

2。互补的c类DCO

2.1。体系结构描述

图1显示了互补的c类DCO架构。两对cross-coupled 和 提供负阻谐振负载的能量损失中恢复过来。电流镜组成 和 提供直流电流偏置,它也有一个足够高的跨导最初用负面的反馈,以确保一个健壮的启动振荡。此外,在稳定状态下,偏置电压瀑布从初创企业价值最大化输出摆动(4]。做水平移动装置提供直流偏置电压和通过共模负反馈。信用证坦克是由一个抽头电感器和三个电容器阵列。

2.2。设计电容器阵列

DCO的共振频率可以调变容器使用状态和断开状态之间的切换(1), , ,和是变容二极管的断开的电容值,数字控制信号 ,分开。是使用状态之间的电容差值和断开的是整个寄生电容。电容器阵列包括粗数组,数组中,数组和相应的傅立叶变换方法 , ,和 ,分别。电容器阵列由PMOS变容二极管因其高密度电容。

粗的数组,电感值成正比吗 , ,的多维数据集所示(2):

方程(3)给出了域ADPLL的开环传递函数2),和循环参数,参考时钟,的归一化增益DCO。在粗糙的数组,变化(≈4.85倍(5.45/3.22)³)在整个功能处理量,ADPLL也改变(3),这将导致不稳定的ADPLL循环。因此,变容器与不同值采用不同的频率点实现一个常数确保循环稳定。

为信用证dco,和可以计算(4), , ,和是 ,的 ,和所有的电容器粗数组,分别。为了得到常数 , 应该等于 ,这意味着

从(5),它可以得出的线性只取决于 。最后,粗阵列设计根据(2)~ (524 MHz / LSB)和常数等于参考时钟24 MHz。89变容器组成粗阵列的广泛功能处理量,解码7位粗振荡器调优词(OTW),如图1;的后缀_C、_M _FI, _FF,分别的OTW粗数组,数组中,积分细数组,分数好数组。

为广泛的应用程序功能处理量,粗数组中最大的变容器谐振回路。PMOS变容二极管,如图2,相关的寄生电容可以分为三个部分,如图2:门和通道之间的氧化层电容: ,在那里是单位面积上的栅氧化层电容和和分别宽度和登机口的长度;耗尽层电容和衬底之间通道: ,在哪里是一个常数,硅的介电常数,n阱的掺杂浓度,是内置的潜力;门之间的重叠电容、来源和排水:和等于 ,在哪里是重叠的单位宽度上的电容。

因此,当PMOS变容二极管在反演地区运作,电容是最大化 。当PMOS变容二极管在耗尽区运营、电容是最小化 。

所以电容率

因为 ,增加的时候增加,高意味着更广泛的功能处理量。

当PMOS变容二极管在耗尽区运营、通道不是形成;寄生电阻只包括门阻力和金属接触寄生电阻的源和下水道 ,因此,耗尽区PMOS变容二极管的价值

然而,当PMOS变容二极管在于反演区域价值可以从[推断9如以下方程所示:

在(8),是PMOS晶体管的增益系数,门和源之间的电压差,是PMOS晶体管的阈值电压。它可以得出结论成反比的平方 。

因此,价值,对称,主要是由粗糙的数组。粗的数组,很难权衡价值和功能处理量的地区。最后,粗的通道长度数组设置为600海里。所示的postsimulation 65海里CMOS工艺,价值高于25和大约是7。他们都满足相位噪声和功能处理量的要求。

然而,对于媒介和细数组,频率分辨率是最重要的设计因素。选择了200 nm和60纳米通道长度,分别为高频和高分辨率价值。他们都是由单位盖数组,因为他们FTS变化与频率的变化,这两个数组的FTS ADPLL的循环稳定性的影响不大。介质和细数组的功能处理量应分别介绍几种lsb的粗、中数组的OTW当前数组将不会溢出由于过程中,电压和温度(PVT)的变化。ADPLL锁定过程中,OTW溢出意味着媒介优化或调整时期不能完成和loss-of-lock可能发生。根据可能的最大频率误差由于PVT变化和所需的频率分辨率当前锁定的时期,6中数组和7位好阵列设计改成4 lsb和8 lsb的 ,分别。最后,锁定ADPLL的过程可以分为三个频率锁定时间一步一步没有loss-of-lock由于OTW溢出的可能性。

为了改善相位噪声性能DCO的MOS变容二极管是数字控制的。如图3OTW(振荡器调优词)解码到热代码来控制开/关状态的MOS变容二极管反相驱动程序。数字控制信号的电压水平可以调节和 。图3也显示了PMOS变容二极管电容和曲线(C- - - - - -V曲线)。金属氧化物半导体变容器的线性变化来和是输出振幅DCO。在整个振荡周期,原C- - - - - -V曲线必须转移到平均水平C- - - - - -V曲线与红色虚线如图破灭3。因此,为了阻止PMOS变容二极管的噪声诱导 ,变容二极管必须工作开/关州地区的平均水平C- - - - - -V曲线。

有限频率调优解决引入了量化噪声和贡献的输出相位噪声ADPLL因此需要调优步骤。频率分辨率的要求是0.1 ppm,但最小的FTS受到最小的在65纳米的过程。图4麦芽浆1之间的相位噪声的贡献相比,麦芽浆1 - 1,和土豆泥1-1-1长效磺胺;可以看出,土豆泥SDM带内相位噪声贡献最低1-1-1和最好的噪声塑造性格。此外,他们的带外几乎相同的相位噪声的贡献。因此,10位OTW_FF犹豫着土豆泥1-1-1 SDM控制6部分电容阵列改成提高频率分辨率和降低噪声的贡献。长效磺胺的相位噪声贡献与MATLAB模拟ADPLL如图所示,它是低于150−dBc / Hz,这意味着它在一个小的方式影响整个相位噪声性能。在图5, , ,和每个蓄电池的量化噪声。因此,可以推断从长效磺胺的输出频率

2.3。c类DCO的负面反馈循环

在图1,目前是选择偏倚提供一个电压水平转变。一个钢筋混凝土网络是用来提供一个直流偏置电压,和高于罐共模电压,它允许更大的谐振器前摆动 推到三极管的地区。这是相同的技术偏见了 。此外,高钢筋混凝土不变的钢筋混凝土偏置网络用于低通滤波器引入的噪声和 ,优化相位噪声(5]。不仅集之间的区别和当前精疲力竭的DCO而且过滤器的高频噪声的贡献 ,改善相位噪声4]。

模拟的瞬态电压DCO图给出6(一);是DCO的振荡输出。最初, 二极管连接(DC)和是镜像(乘N)DCO核心,这使PMOS和NMOS cross-coupled MOSFET工作在饱和区域,并提供一个高跨导保证一个健壮的启动。随着振荡器振幅的增加,平均电流耗尽了 然后增加多余的电流将被纳入减少和指导切换 在c类工作模式。与此同时,增加和推动办公室工作在c类模式。终于改变了VDD的半值提供DCO的共模电压和超速PMOS和NMOS对相同。图6 (b)显示了瞬态模拟的结果当前(蓝线)在c类模式;最大化的高和短脉冲输出振荡幅度(红线),最小化相位噪声的DCO。

指的是噪声分析(10),提出DCO的噪声反馈回路可以推断(10), , ,和分别是白噪声电压功率谱密度的偏置电阻吗 ,偏见MOSFET ,MOSFET和偏见 。是单极的反馈循环。的是放大和频率反馈环路噪声必须先进行翻译。

因此,相位噪声可以推导出的总量(11),玻耳兹曼常量,在开尔文绝对温度,电容器的信用证共振,是DCO的振荡幅度,2R是寄生损失,技术系数。和分别是权衡因素cross-coupled mosfet和反馈循环。

3所示。测量结果

c类DCO是在标准的65纳米CMOS工艺制作的。图7提供c类DCO的死亡照片;它占地面积0.21毫米²没有垫子。图8(一个)显示不同的相位噪声测量结果在1兆赫频率偏移不同的共振频率,从而改变粗数组代码从−118.3 dBc / Hz−114.8 dBc / Hz。c类DCO的相位噪声测量结果与长效磺胺和没有长效磺胺在5.054 GHz如图8 (b);的 转角频率约为260千赫。尽管SDM带来刺激,可以看出,相位噪声性能与长效磺胺仍比没有长效磺胺的相位噪声性能。长效磺胺,116−dBc /赫兹和126−dBc /赫兹在1兆赫和3兆赫频率偏移,分别。图8 (c)显示DCO在3.34 GHz的频谱;可以看出SDM带来热刺约10 dBc 3点4点DCO的频谱,但它可以抑制ADPLL的循环特征。图9显示的频率和改变与粗数组代码。测量大约是24 MHz / LSB最大偏差为1.64 MHz / LSB。图10 ()显示了在不同频率点,红线和蓝线显示分别在3.32 GHz和5.45 GHz,变化从1.5 MHz / LSB 7.4 MHz / LSB整个功能处理量,因为成正比的立方吗(2)所示。图10 (b)给出了在不同频率点,改变从120千赫/ LSB通过整个功能处理量455千赫/ LSB,同样的原因 。后10位SDM,数组部分的频率分辨率要除以2¹⁰,所以最后的频率分辨率不同117赫兹到444赫兹,小于0.1 ppm。当所有的变容器变化从开态到断开状态,DCO将从3.22 GHz 5.45 GHz,功能处理量的51.5%。

表1显示了比较先进的表信用证坦克振荡器(2,6- - - - - -8]。没有长效磺胺,这DCO取得120 KHz的频率分辨率,这是接近其他引用,但它可以长效磺胺后117 Hz。文献[8也是一个c类DCO互补,但这项工作比它更好的性能。文献[6是传统的信用证dco;这项工作表明FoM高于它由于它的c类模式。这个设计作品近频率与6- - - - - -8]虽然显示广泛的功能处理量和更好的FoMT由于电容阵列的设计和优化。

4所示。结论

本文提出了一个互补的c类数控振荡器(DCO)和微分晶体管对。有三个优化电容器阵列和一系列分数犹豫SDM, DCO作品从3.22 GHz 5.45 GHz功能处理量的51.5%和小于0.1 ppm的频率分辨率。通过两个反馈回路,启动振荡是保障和实现低功耗。实现了相位噪声−126 dBc / Hz 3兆赫抵消从5.054 GHz 角落260 KHz的频率而只消耗2.8 mA在1.2 V电压供应。最后的FoM和FoMT 185.2 dBc / Hz和199.4 dBc / Hz,分别。

的利益冲突

作者宣称没有利益冲突有关的出版。

确认

这项工作是由中国国家自然科学基金(61574045和61574045号),国家科技重大项目(没有。2016 zx03001012 - 003)和国家高技术研究发展计划(2015年aa016601 - 005)。

引用

1. 郑s和h c .陈德良“WCDMA / WLAN数字极性与低噪声ADPLL发射机,宽带/调制器,下午和线性PA,”IEEE固态电路杂志》上,50卷,不。7,1645 - 1656年,2015页。视图:出版商的网站|谷歌学术搜索
2. 吴y、m . Shahmohammadi y . Chen p . Lu和r . b . Staszewski“3.5 - -6.8 - ghz的宽带DTC-assisted fractional-N全数字锁相环的MASH-TDC带内相位噪声低,“IEEE固态电路杂志》上,52卷,不。7,1885 - 1903年,2017页。视图:出版商的网站|谷歌学术搜索
3. a . Mazzanti和p . Andreani c类谐波CMOS配装,相位噪声的一般结果,“IEEE固态电路杂志》上,43卷,不。12日,第2729 - 2716页,2008年。视图:出版商的网站|谷歌学术搜索
4. l . Fanori和p . Andreani高振幅互补的c类VCO,”美国第39欧洲固态电路会议,ESSCIRC 2013罗马尼亚,页407 - 410年,2013年9月。视图:出版商的网站|谷歌学术搜索
5. A . Mazzanti和p . Andreani推挽式c类CMOS VCO。”IEEE固态电路杂志》上,48卷,不。3、724 - 732年,2013页。视图:出版商的网站|谷歌学术搜索
6. A . Elkholy m . Talegaonkar t Anand, p . k . Hanumolu“6.75 - 8.25 ghz 2.25 mw 190 fs_rmsintegrated-jitter PVT-insensitive injection-locked使用全数字时钟乘数连续提出循环在65纳米CMOS,”学报》2015年第62届IEEE国际固态电路会议,globalfoundries 2015 -消化技术论文,页188 - 189,美国2015年2月。视图:出版商的网站|谷歌学术搜索
7. c c。李,M.-S。元,学术界。Chang et al .,“0.2 V trifilar-coil DCO与电源转换器在16 nm FinFET CMOS 188分贝FOM, 1.3 khz的决议,和38 mhz的频率推/ V能源收集应用程序,”第64届IEEE国际固态电路研讨会论文集,2017年globalfoundries,页332 - 333,美国2017年2月。视图:出版商的网站|谷歌学术搜索
8. t . Siriburanon近藤,k .木村et al .,“2.2 ghz - 242 dB-FOM 4.2 mW ADC-PLL使用数字业者进行架构,”IEEE固态电路杂志》上,51卷,不。6,1385 - 1397年,2016页。视图:出版商的网站|谷歌学术搜索
9. p . Andreani和美国Mattisson 2.4 - ghz CMOS单片VCO基于MOS变容二极管,”《1999年IEEE国际研讨会上电路和系统,ISCAS’99,1999年6月。视图:谷歌学术搜索
10. s . Perticaroli s Dal涂装,f·帕尔马,“对低频谐波c类cmos vco-based反馈循环:理论分析和实验结果,“IEEE电路和系统I:普通文件,卷61,不。9日,第2549 - 2537页,2014年。视图:出版商的网站|谷歌学术搜索

版权

版权©2018马Lei et al。这是一个开放分布式下文章知识共享归属许可,它允许无限制的使用、分配和复制在任何媒介,提供最初的工作是正确引用。