减小准饱和效应提高RF-LDMOS的线性度和鲁棒性

摘要

本文首次同时讨论了线性和鲁棒性，并提出了改进的方法。结果表明，器件在准饱和区工作时的非线性跨导是影响器件线性的重要因素。峰值电场是引起电子速度饱和的根本原因。靠近漏极漂移区域的高电场会产生更多的电子空穴对，从而触发寄生NPN晶体管的导通，导致器件失效。利用TCAD对不同漂移区域掺杂的器件进行了模拟和测量。加入LDD4后，漂移区峰值电场减小;跨导的线性区域被加宽。相邻信道功率比减小2 dBc;在NPN晶体管接通之前可以多放电12%的功率，具有更好的线性度和鲁棒性。

1.介绍

在基站通信功率放大器中，线性和鲁棒性是非常重要的。对于LDMOS功率器件，在饱和区输出和输入信号之间的关系接近平方关系，很容易出现频谱泄漏和互调失真。此外，电容与电压呈非线性关系，容易产生相位畸变。在通信应用中，为了满足线性要求，器件总是采用回退工作，这牺牲了效率，特别是对于非对称Doherty放大器[1个]. 邻道功率比（ACPR）是测量功率放大器线性度的指标，定义为偏置信道功率密度与主信道功率密度之比。

射频LDMOS线性度的研究主要集中在电容和跨导的线性度上。文献[2个]从仿真的角度研究了输入电容对A类功放双音调信号输入下互调失真(IMD)和调幅-调幅失真的影响。文献[三]揭示了低频IMD与跨导的非线性有关，而高频IMD与跨导和电容的非线性有关。在文献[4个]，多个LDMOS并联组合;每个都有不同电压的偏置;然后通过不同甜点的组合来降低IMD。文献[5个减小漏极触点的尺寸以增加饱和电流。

稳健性是指LDMOS能够承受来自输出不匹配的功率或来自静电放电的功率。LDMOS的鲁棒性与固有的寄生双极NPN晶体管相关[6个]并提出了更多的体掺杂来抑制NPN晶体管的导通。由于早期灯丝的形成，这个装置可能会失灵[7个,八]深注入引流接触[9个]以及在漏极侧的ESD注入[10个，以解决早期灯丝问题的形成。

本文首次同时讨论了线性和鲁棒性。用TCAD模拟了不同漂移区掺杂器件的电场分布和跨导。通过调整漂移区的掺杂，可以减小漂移区的峰值电场，使线性和鲁棒性更好，并用硅数据进行了验证。部分2个本文分析了跨导与线性的关系，分析了准饱和效应与漂移区电场分布的关系，提出了提高跨导线性和鲁棒性的方案。试验结果及讨论见本节三. 和部分4个本文结束。

2。方法与TCAD仿真

数字1个给出了LDMOS器件的结构示意图;数字2个是设备的小信号等效电路，其中为漂移区等效电阻为器件的跨导。根据米勒效应，该器件的跨导为如公式(1个)。线性度的改善有两种方法，一种是改善跨导的线性度，另一种是降低米勒电容输出电容 。通过降低准饱和效应，优化了跨导的线性度。

空间电荷调制效应是导致电流饱和的原因[11个,德意志北方银行];一方面，它降低了电子的迁移率，另一方面，它缩小了通道边缘和漂移区域之间的耗尽层。迁移率的降低是由于注入漂移区电子密度的增加和漏极附近的峰值电场的增加。峰值电场越高，载流子迁移率越容易饱和，因此电流饱和越早。相应地，有两种方法可以减轻饱和效应。一是增加本底浓度，但牺牲击穿电压和热载流子注入的可靠性。二是减小漂移区长度，这将牺牲击穿电压和鲁棒性。为了在线性、效率、击穿电压、HCI可靠性和鲁棒性之间取得良好的平衡，漂移区域的峰值电场必须变平。利用TCAD软件对不同漂移区域结构的电场和跨导进行了数值模拟。

数字三为漂移区掺杂结构示意图。漂移区长度为2.8 um。LDD1为整个漂移区第一个n型植入;能量是100KEV。LDD2为第二次n型注入，能量200KEV;到栅边的距离是0.8um。LDD3是第三个n型注入，能量200KEV;到门边的距离是1.4um。LDD4为第四型n型注入，能量200KEV;到栅边的距离是2.2μm、 每次植入的剂量如表中的L1D、L2D、L3D和L4D所示1个。这种阶梯掺杂轮廓结构可以提高击穿电压和导通电阻的FOM值，特别是在超结结构中[13个]。

表格1个列出了不同漂移区掺杂的器件的掺杂情况和直流仿真结果。漏极饱和电流随着漂移区的总掺杂量的增加而增大。如图所示4个随着漂移区掺杂的增加，跨导和饱和漏极电压增大，饱和点移向较大的漏极电流，跨导线性区变宽，显示出较好的线性度。LDD4掺杂后器件的跨导明显提高，但LDD4掺杂后器件的跨导变化不大。这是因为LDD4掺杂对漂移区的电场进行了优化，掺杂量越大，电场变化越小，跨导越小。如图所示5个通过增加LDD4的宽度或增加LDD4的剂量，可以获得类似的跨导。

图中给出了准饱和条件下的电场分布6个。图中黑色椭圆盒为漂移区与漏极触点的界面，为峰值电场所在位置。注入LDD4后，峰值电场减小，随着LDD数量的增加而减小。漏极附近的梯度掺杂使电场呈均匀分布。掺杂LDD4的器件漂移区峰值电场明显减小，导致跨导线性区域变宽。增加LDD的注入次数，减小了漏极附近的峰值电场，使漂移区电场分布更加均匀，降低了载流子的饱和度，从而降低了器件的准饱和效应。

对应鲁棒性的等效电路如图所示7个。在输出失配的情况下，高功率返回到LDMOS漏极，导致漏极电压高，导致漂移区电场强。然后产生更多的电子-空穴对，空穴电流可能触发NPN晶体管的传导，导致早期灯丝的形成[7个,八]，可能导致设备故障。为了提高稳健性，必须减小漏极附近漂移区的电场以抑制电子空穴对的形成。最后一段分析表明，LDD4掺杂可以使漏极处的电场均匀化。

结果表明，LDD4掺杂后，沟道附近的掺杂分布呈梯度分布，降低了沟道附近的峰值电场，使漂移区的电场均匀化。然后放松kirk效应，从而减轻准饱和效应，产生更线性的跨导。在漏极附近电场分布更均匀的器件，在失配下产生的电子-空穴对更少，鲁棒性更好。下一节将讨论线性和鲁棒性优化结果。

3.结果与讨论

参照HCI评价方法[14个]，装置在静态偏压条件下受力；本文中，= 28 v和= 8 ma /毫米。然后通电阻和漏电流绘制了设备寿命与时间的关系图。图中给出了G条件下器件的导通电阻和静态漏极电流随最大饱和电流的衰减情况，其中HCI可能更差，C条件下器件的导通电阻和静态漏极电流衰减情况如图所示八。在寿命内on-resistance的增长限制在10%以内，会导致输出功率减少0.3dB。条件G的导通电阻在20年内增长不超过6%，满足基站应用的寿命要求。

图中给出了不同器件晶圆上测试结构的跨导9个。随着漂移区的掺杂，跨导增大，LDD4和LDD3的掺杂减弱了饱和效应，与TCAD模拟结果相吻合。如图所示10个LDD4掺杂后，2dBc获得了较好的ACPR，但LDD4掺杂后器件的ACPR没有明显变化。也可以在图中找到11个在一定程度上，增加LDD3的掺杂量时，ACPR没有显著变化。可以看出，LDD4掺杂使跨导线性区域变宽，得到了2dBc更好的ACPR，但在LDD4之后加入额外的LDD3则收效甚微。

为验证采用掺杂工程的器件的鲁棒性，对条件A、C、G的器件进行传输线脉冲(TLP)测试，如图所示德意志北方银行和桌子2个. 用LDD4掺杂， ,当寄生NPN晶体管打开时，漏极电压从78伏特增加到87.5伏特，这意味着可以多释放12%的功率，表明具有更好的鲁棒性。LDD4掺杂后，LDD3掺杂的器件的鲁棒性未见明显变化。

跨导测量与TCAD仿真吻合;ACPR和鲁棒性测量数据与TCAD的电场分布仿真结论相吻合。LDD4注入后，漏极接触区与漂移区的浓度梯度减小，梯度随注入量的增加而减小。漏极附近漂移区域的峰值电场减小，使得电场分布更加均匀，减小了器件的饱和效应，使得跨导更加线性，从而提高了ACPR。在电场分布较均匀的情况下，具有较好的鲁棒性。

4.结论

揭示和验证了TCAD仿真和测量数据,通过漂移区域掺杂工程、漂移区中的电场分布峰值降低,减轻设备的准饱和效应,提高跨导的线性,提高ACPR超过2 dBc。漏峰电场的减小也有利于器件的鲁棒性;在寄生NPN晶体管打开之前，可以多释放12%的功率。

数据可用性

本文提供的实验结果于2018年在中国科学院苏州纳米技术与纳米仿生学研究所系统集成与集成电路设计部获得。

的利益冲突

作者声明，这篇论文的发表没有任何利益冲突。

致谢

本工作得到中国国家重点研究开发计划（批准号2016YFE0129400）、中国科学院青年创新促进会（批准号2016290）、中国国防基础科学研究计划（批准号JCKY2017210B006）的资助，中国科学院战略重点研究计划（批准号：XDC02010800）。

参考文献

1. K. Bathich, H. Portela，和G. Boeck，“具有最佳线性度的高效率Si LDMOS Doherty功率放大器”，inSBMO/IEEE MTT-S国际微波与光电子会议论文集，IMOC '09，巴西，2009年，第33-36页。视图:谷歌学术搜索
2. O. Bengtsson, L. Vestling和J. Olsson，“LDMOS晶体管的非线性输入电容及其对IMD和相位畸变的影响研究”固体电子学，第52卷第2期7、2008年第1024-1031页。视图:发布者网站|谷歌学术搜索
3. 李文华，“射频LDMOS器件之线性分析”，国立成功大学电子工程研究所硕士论文半导体过程与器件模拟国际会议论文集，SISPAD '05， 2005年第243-246页。视图:谷歌学术搜索
4. M、 van der Heijden，H.de Graaff，L.de Vreede，J.Gajadharsing和J.Burghartz，“基站用超线性分布式AB类LDMOS射频功率放大器”IEEE MTT-S国际微波学术研讨会论文集'01，第2卷，第1363-1366页，凤凰城，亚利桑那州，美国。视图:发布者网站|谷歌学术搜索
5. A. Gupta, M. Shrivastava, M. S. Baghini, D. K. Sharma, H. Gossner，和V. R. Rao，“关于改进漏极扩展mos器件的高频线性度，”IEEE微波和无线元件信，第26卷，no。12、第999-1001页，2016。视图:发布者网站|谷歌学术搜索
6. 泰文和库雷希，“射频功率放大器的LDMOS技术”，微波理论与技术IEEE汇刊，第60卷，第6期，第1755-176320012页。视图:发布者网站|谷歌学术搜索
7. M、 Shrivastava和H.Gossner，“漏极扩展mos器件的静电放电稳健性综述”IEEE设备和材料可靠性汇刊，第12卷，第4期，第615-625页，2012年。视图:发布者网站|谷歌学术搜索
8. A、 J.Walker，H.Puchner和S.P.Dhanraj，“高压CMOS ESD和安全操作区”IEEE电子设备汇刊，第56卷，no。8, 1753-1760页，2009。视图:发布者网站|谷歌学术搜索
9. V. Parthasarathy, V. Khemka, R. Zhu, J. Whitfield, A. Bose和R. Ida，IEEE电子设备通信，第23卷，no。4、页212-214,2002。视图:发布者网站|谷歌学术搜索
10. M、 Shrivastava，H.Gossner和C.Russ，“一种在ESD应力下具有扩展灯丝的漏极扩展MOS器件”IEEE电子设备通信，第33卷，no。9，第1294-1296页，2012。视图:发布者网站|谷歌学术搜索
11. 彭译葶。陈，O. Tornblad和R. W. Dutton，“射频功率mosfet中横向通道掺杂的线性分析”，微波理论与技术IEEE汇刊，第57卷，no。12，页389 - 3394,2009。视图:发布者网站|谷歌学术搜索
12. B. S. Kumar和M. Shrivastava， "第一部分:LDMOS器件中准饱和物理的统一，"IEEE电子设备汇刊，第65卷，no。1, 191-198页，2018。视图:发布者网站|谷歌学术搜索
13. 部分SOI技术中具有阶梯掺杂漂移区的高电压(>600 V)氮岛LDMOS， "IEEE电子设备汇刊，第63卷，第5期，第1969-1976页，2016年。视图:发布者网站|谷歌学术搜索
14. 波多和伯格，“射频功率LDMOS场效应晶体管的内在可靠性”，中华民国第49届国际可靠性物理研讨会论文集，IRPS'11， 2011年第5期a .2.1 - 5a .2.9页。视图:谷歌学术搜索

版权

版权所有©2019 Haifeng Mo等人。这是一篇在知识共享署名许可协议允许在任何媒介上不受限制地使用、分发和复制，只要正确地引用了原文。