PDF格式
研究论文|开放存取
基于BDD的低功耗DTIG-FinFET电路拓扑优化
海盐镍
,1个
胡建平,1个
绪强张,1个
和
朱昊天1个
1个宁波大学信息科学与技术学院，宁波315211，中国
抽象
本文基于二元决策图（BDD）表示提出了一种逻辑合成方法。所提出的方法是为双阈值独立栅（DTIG）的FinFET电路优化。基于BDD-拓扑优化的算法进行了详细说明。有些种类的一个BDD的特征子结构由提取算法提取，然后馈送到映射算法得到基于预定义的FinFET DTIG逻辑门的最终优化的电路。一些MCNC基准电路通过与ABC，DC工具比较所提出的合成方法下进行测试。仿真结果表明，所提出的合成方法可以得到用于DTIG的FinFET电路性能的提高。
1.简介
作为3D晶体管，鳍式场效应晶体管比传统装置更有效，因为它可以抑制短沟道效应（SCE）和漏极感应势垒降低（DIBL）1个–6个]。鳍式场效应晶体管可以在共栅极（CG）模式操作时，它的两个栅极自然连接在一起，并可以像具有改进的性能，或在独立的栅极（IG）模式，传统的单栅极器件中使用，其两个门可以用来作为两个分开的特殊条件在平行单栅型的或系列[2个]。
今天的超大规模集成电路通常是用“标准单元”方法设计的[7个]。间的设计流程中，合成的重要过程，其将高电平设计为低级网表的形式由标准单元组成的。目前，标准单元库基本建成CMOS或CG FinFET器件的基础上。综合工具，比如像Synopsys设计编译器商业工具（DC），公共领域的工具，如ABC [八]，和合成算法，如基于因子分解的方法，通常是使用这些单栅极标准单元库优化电路拓扑。然而，根据我们的研究，基于finFET的DTIG电路具有优异的性能，可以在现代VLSI电路[使用9个–11]。所以它有一个新兴的需要开发基于DTIG的FinFET的综合方法。
作为逻辑功能的一个功能强大的表示，二元决策图（BDD）被广泛应用于计算机科学解决图算法和矩阵操作，甚至人工智能问题。它也可以在VLSI设计被施加到构造的电路的拓扑结构和检测和优化电路[12–14]。该BDD的效率总是由的功能的可变顺序决定。由于变量排序问题是一个NP完全问题[15,16]，有很多逼近启发式方法已被发现能够有效地解决这个问题[12,17–19]。
本文描述了基于BDD技术通过使用预定义的FinFET DTIG基本逻辑单元来组成DT IG的FinFET的电路的电路拓扑优化方法。它的结构如下。中科2个，我们将简要介绍预定义的DTIG FinFET逻辑门，并在第节中三我们陈述一些定理和在BDD图中的特征提取的模块的算法。映射算法也被包括在节三. 在剖面图中4个通过对MCNC基准的测试，验证了算法的有效性。最后，我们在章节中总结5个.
2. DTIG FinFET单元库
用单栅型的，诸如CMOS或CG的FinFET相比，DTIG的FinFET可以通过使用低阈值的（低设计更加柔性电路 )和高阈值（高 )设备[2个,三,9个,11,20]。我们已经建立了一个小型DTIG的FinFET的逻辑单元库用于进一步使用和如图1个有两个例子，他们的CG比较。所述DTIG的FinFET逻辑单元具有比所述的FinFET CG逻辑单元更紧凑的结构，并且因此它们将具有在晶体管数量，延迟，和比CG FinFET单元的功率耗散更多的优势，如表中所示的例子1个. 图书馆的所有大门都是由-晶体管和高那些与来自TCAD仿真提取的参数，已经与从加州大学伯克利分校[该BSIMIMG模型验证通过Hspice的21]。
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
（一）NAND
（b） 也不是
3.合成DTIG逻辑电路的算法
首先，我们提供了有关BDD和功能结构的一些定义。接下来，我们给相关的BDD子提取一些定理和证明它们。最后，我们描述了基于BDD的提取算法和映射算法的实现。
3.1。定义
二元决策图（BDD）提出了通过阿克斯[22]作为逻辑功能的表示的方法。基于BDD的方法已被广泛使用在所述表示和VLSI的设计[23]. 为了便于进一步讨论，我们首先介绍了与BDD及其子图提取相关的几个定义。
定义1（二进制决策图（BDD））。BDD已被定义[22,24]详述;这里我们简要介绍一些概念。甲BDD，作为一个例子示于图2个（a）中，是有根向无环图，用来表示布尔函数作为 该BDD图可以在形式语言作为表示 ,其中V和E分别是节点集和边集。V包含两种类型的节点，称为非终结节点（图中为圆形形式）和终端节点（图中为块形式）。每个非终结节点，用输入变量标记 ,有两个孩子，低 和高 ,和两个相对的边缘，其他 和然后 ,连接到两个孩子，分别。在这里，在本文中，其他 和然后 边在图中分别表示为虚线和实线。终端节点 也没有任何孩子，出边，且只使用一个值标记 .
当一个BDD来计算逻辑功能 ,我们递归计算从根节点功能（这里假定它是 )到终端节点0或1： 哪里是的互补逻辑 .因为0和任何逻辑的乘积都是0，所以我们可以省略从根到0-终端的路径，并保留从根到1-终端的计算。
的BDD本文实际上指的是降低有序二元决策图（ROBDD）中提及了25–27]，这与输入变量类型的变体的BDD特别订购和简化结构具有不同的节点。有很多算法，通过有效地定购的变量和文献中去除冗余变量[摆脱BDD的ROBDD15–19]。
定义2（特征结构）。特征结构是一种特殊的子图的BDD， ,这可以被映射到一个DTIG的FinFET的基本逻辑门，诸如AND / NAND，OR / NOR，AOI，XOR，和MUX。这里是在子图通过扎根其子女和后代。
从图2个（a）中，我们可以提取一些BDD的子图，如图2个（二） -2个（F）。其中，子图图2个（C）-2个（E）可与DTIG的FinFET逻辑门是AOI，OAI分别来实现，AND和NOR，。因此，所有这些结构的功能结构。例如，图2个（b） 是从图中提取的子图2个（A）能够由一个AOI细胞来实现，和图2个（c） 可以通过OAI实现，如图所示2个（H）。在图的结构2个（F）不能被映射到任何逻辑单元;因此它不是一个特征结构。
在另一方面，对于BDD一个非终端节点，我们总是可以通过直接在MUX单元实现[22,28]。因此，我们可以映射出的BDD（1个）来直接在图如图基于MUX-网表2个（G）。
3.2。提取算法的定理
定理3。对于一个非终端节点一个BDD的，我们假设它的两个孩子与节点功能和与节点功能 .如果一个非终端节点与功能和它的两个出射边缘中的一个被连接到和另一边缘连接到要么 ,节点组 可以构造为与/非/ OR / NOR一个特征结构。
证明。假如说==
,
=和=
,如图所示图三（a） 是的。
根据定义1个，存在所示的函数（三）和推导（4个)以及(5个）从图三（a） 是的。
从(4个)以及(5个），我们可以映射BDD子图，以NAND的四个特征结构中的一种，AND，OR，NOR和图所示三（二） -三（E）。
同样的，其他情况下满足定理的条件三会得到类似的结果，也可以很容易地证明。
定理4。对于一个节点组
满足定理条件三中，假定存在一个非终端节点与功能和是一种常见的儿童和和只是一个孩子
,当一个出边连接到节点和另一边缘连接到节点
,那么节点
,
,
,
,
它们的相对边缘构成了三输入和/和/或/或或非逻辑的特征结构。
否则，当一个的出边连接到节点和另一边缘连接到节点要么
,节点
,
,
,
,
它们的相对边缘构成了三输入AOI/OAI逻辑的特征结构。
证明。首先，我们考虑如图首例4个（a） 是的。
假如说=高=低=低和=低
,根据 （2个）在定义1个， 有 （6个）及其推导如下：
从(7个)以及(八)，我们可以得到如图所示的结果4个（二） -4个（E）。
现在我们考虑定理中的另一个例子4个;假如说=
,
=
,
===和=
,根据 （2个）在定义1个， 有 （9个）及其推导如下：
从(10)以及(11），我们可以得到定理的结果4个.
定理5。对于两个节点 , 在BDD图中，假设是个低孩子和高儿童同时，如果低小孩有两个外出边缘，然后和其他，连接到和 ,分别是，而高小孩有两个外出边缘，然后和其他，连接到和 ,分别。子图包括 , , , 可以构建为XOR / XNOR逻辑的一个特征结构。
证明。从定理5个，就可以显示它在图5个.
根据 （2个）在定义1个， 我们有
从(13），子图可以被构造为XOR / XNOR逻辑，如图5个（b）和5个（C）。
3.3。BDD-基于节点提取算法
根据定义和上面提到的定理，我们已经制定了一个给定的BDD，它包含四个子程序完成提取过程的特征结构提取的算法。子程序1个输出从输入逻辑函数f BDD图的减少顺序形式。该特征结构的提取BDD子图将通过处理从子程序2依次获得到4。在每一个子程序中，BDD的某些部分被标记为不同的特征结构。该算法流程的顺序被精心布置。如表1个中，在建议DTIG FinFET单元库，NAND / NOR细胞可以更减少晶体管的数量比单栅极门，AOI / OAI /第二NAND3 / NOR3细胞，和XOR细胞最少。功能结构的提取顺序是这样为了获得最大的改善。当整个算法程序完成后，我们将获得优化BDD和特征结构，其可以被馈送到映射算法进一步处理。
在子程序1中的算法，如在算法中所示1个中，我们通过使用排序算法像传统的从输入逻辑功能产生初始减小BDD有序冒泡排序算法。当子程序1结束后，最佳的有序将获得BDD形式。
| 子程序算法1： | |
| 输入: | |
| 输出: :节点组BDD形式的 | |
| 1：←bdd_init | |
| 2：sum_src←bdd_nodecount（ ) | |
| 3：对于I = 1至n个做 | |
| 4： 对于J =至n个做 | |
| 5： bdd_swapvar | |
| 6： sum_ex←bdd_nodecount（ ) | |
| 7： 如果sum_ex≤sum_src然后 | |
| 8： sum_src←sum_ex | |
| 9： 其他 sum_ex> sum_src | |
| 10： bdd U斯瓦帕尔 | |
| 11： 结束if | |
| 12： 结束 | |
| 13：结束 |
在算法如所示的子程序2，2个，搜索一个父亲每个节点的在最佳从子程序1有序BDD。
| Algorithm of subroutine2: | |
| 输入: :从子程序1节点集 | |
| 输出: :集和/ NAND2子图 | |
| 输出： :设置OR / NOR子图 | |
| 1： 每个五我在 做 | |
| 2： ←儿童(五我) | |
| 3： 每个五j型在 做 | |
| 4： 如果低然后 | |
| 5： 如果高（VJ）= VX或高（VJ）VY =然后 | |
| 6： 标记 | |
| 7： Gso公司 | |
| 8： 结束if | |
| 9： 否则如果高然后 | |
| 10： 如果低要么低然后 | |
| 11： ←标记 | |
| 12： Gsa | |
| 13： 结束if | |
| 14： 结束if | |
| 15： 结束 | |
| 16：结束 |
我们标记作为父亲和 , 作为两个孩子 .如果节点组（ , , , )满足定理的条件三的，即，两个和（或 )孩子们是我们提取包含的节点子图 , , , 和它们的相对边，然后标记作为子图的特征结构OR / NOR或和/和 .当该子程序结束，被提取和存储在集OR / NOR或AND / NAND的所有特征结构GSO和GSA，分别。
子程序3的算法，在算法如图三，搜索节点组( , , , , )满足定理的条件4个.首先，我们检查结果集中的每个子图GSA从子程序2和原点BDD图表集从子程序1;如果一个节点存在于其中满足定理的情况下，4个，我们提取一个包含节点的新子图 ,并在该组中的子图对应GSA和他们的边缘，我们迎来新的子图作为AND3 / NAND3或AOI的一个新的功能结构。那么，我们该功能结构，存储到集Gsa3对于AND3 / NAND3或组Gsaoi对于AOI，分别。最后，在设置相应的子图GSA因为它已被覆盖由新产生的特征结构应予以删除。
根据定理5个，子程序4的算法，如算法所示4个，在最佳节点的特殊群体的搜索排序BDD从子程序1，然后构建他们新的功能结构。如果一组中的节点满足定理的条件5个中，（a）的节点（表示为 )在其它两个节点的父相同（表示为和 )相同的变量的，（b）中存在属于同一孩子的两个节点和 ,和（c）=和= ,然后我们提取的组和它们的边缘作为XOR逻辑的一个特征结构，然后将其存储到组Gsxor.
| 子程序4算法 | |
| 1： 输入： G :从子程序1节点组源BDD的 | |
| 2： 输出：Gsxor :集XOR / NXOR子图 | |
| 3： 每个五千在克做 | |
| 4： 每个五我在克做 | |
| 5： 每个五j型在克做 | |
| 6： 如果低（五千）=五我和高（五千）=五j型要么 | |
| high(五千）=五我和低（五千）=五j型然后 | |
| 7： 如果值（五j型)=价值(五我)然后 | |
| 8： 如果低（五我）=高（五j型)和高（五我)=低(五j型)然后 | |
| 9： (五十,五是的)←儿童(五我,五j型) | |
| 10： | |
| 11： Gsxor← | |
| 12： 结束if | |
| 13： 结束if | |
| 14： 结束if | |
| 15： 结束 | |
| 16： 结束 | |
| 17： 结束 |
当这些子程序都完成后，所提出的提取算法生成的最佳排序的给定逻辑功能的BDD形式取得该BDD的所有特征结构。
3.4。映射算法
在简化的布尔函数只以上目的中描述的提取算法。在接下来的逻辑合成步骤，我们需要通过使用映射算法，以取代在单元库物理细胞中的逻辑门。我们提出四个步骤的功能结构映射算法。在步骤1中，从提取算法读取BDD和其子图之后，我们排除冗余，或覆盖，子图。然后，在步骤2中，我们映射源BDD到MUX的完全由电路和映射功能结构到IG的FinFET逻辑门。在步骤3中，我们通过用逻辑单元替换一些的MUX子电路得到最终优化的电路。步骤1〜步骤3被示出为在图的例子2个（a） -2个（h）和结果在图中所示2个（一世）。
四。算法实现
在MATLAB平台上实现了包括提取和映射在内的综合算法，并将ABC和DC综合工具应用于同一电路，比较了两种方法的电路优化效果。为了进行公平的比较，所有方法都使用我们在第节中构建的相同的DTIG FinFET单元库2个.最后，从ABC，DC，和所提出的方法的所有电路，通过使用具有的Hspice从加州大学伯克利分校[该BSIMIMG模型模拟21]。数字6个提出了MCNC基准电路的仿真结果。
（一个）
（b）中
（C）
（d）
如图所示图6（a）对几乎所有测试的电路，在此工作优化的电路中的晶体管的计数是比较中最小。因此，在大多数情况下，该方法能因为占用面积由晶体管的数量决定得到了最有效的区域。
平均功耗可以表示为 哪里是电路的平均功率，N个是电路中的晶体管计数，第页AV1是一个晶体管的平均功率，第页低和第页高是一个平均功率低而且很高-分别是IG-FinFET和第页低和第页高是低的可能性而且很高-分别IG的FinFET中的电路。
从(14）中，如果在种电路的晶体管的可能性是相互接近，电路的平均功率由晶体管的电路中的计数来确定。从图图6（b）中，我们可以看到功率耗散的趋势是接近图中所示的晶体管数量趋势6个并且仍然几乎全部由这项工作所合成的电路具有最少的功耗，而事实上适合的预测（14)很好。延迟分析比功耗分析复杂。电路的最大延迟取决于关键路径。关键路径上的晶体管越多，延迟应该越大。对于DTIG-FinFET电路，高阈值器件由于导通电流小而具有更大的延迟，这进一步降低了开关速度，增加了延迟。如图所示图6（c）我们发现由这项工作合成的电路在延迟方面没有明显的优势。
功率延迟产物（PDP）能，因为它考虑了延迟和功耗更全面评估的电路。由图可见图6（d），与ABC和DC相比，所有这些工作合成的电路具有PDP的明显优势。
五，结论
在本文中，我们已经提出了一个基于BDD的合成方法，以优化的FinFET DTIG电路。我们搜索的输入逻辑的BDD图来查找功能结构，并将它们映射到DTIG的FinFET基本逻辑门。该算法由MCNC基准电路的仿真在MATLAB实现，并与ABC和DC。结果表明，该方法能显著提高DTIG的FinFET电路的占用面积，功耗和PDP性能。
数据可用性
用于支持研究的所有数据已经包括在纸张和可自由访问。
利益冲突
作者宣称，有兴趣就本文发表任何冲突。
致谢
这项研究是基于下批准号：61671259和浙江省自然科学基金（编号LY19F010005）由中国国家自然科学基金的支持工作。这项研究是由中国国家自然科学基金资助61671259浙江省自然科学基金[LY19F010005]。
参考
- C、 申，“最先进的硅器件小型化技术及其挑战，”电子信息通信学会电子快车卷。11，没有。10，文章ID 20142005，2014。查看在：出版商网站|谷歌学术
- P.米什拉A. Muttreja，和N·贾，“FinFETcircuit设计”纳米电子电路设计，第23-54页，2011年。查看在：谷歌学术
- M. Rostami和K. Mohanram，“用于低功率逻辑电路双Vth的独立门FinFET，”IEEE交易在集成电路与系统的计算机辅助设计卷。30，没有。3，第337-349，2011。查看在：出版商网站|谷歌学术
- S. Chaudhuri和N.·贾“的FinFET逻辑电路优化具有不同的FinFET样式：低功率可能在更高的电源电压，”在该国际会议的VLSI设计和2014年国际学术会议论文集嵌入式系统，第476-4822014页。查看在：谷歌学术
- S.陶菲克和V. Kursun，“多阈值电压的FinFET时序电路，”IEEE交易在超大规模集成电路（VLSI）系统卷。19，没有。1，第151-156，2011。查看在：出版商网站|谷歌学术
- M.伊曼尼，S.帕蒂尔和T. S.罗辛，“坚固和低数据依赖性的FinFET基于SRAM阵列的层次化设计，”在在IEEE / ACM国际研讨会纳米架构论文集，第63-68，2015年。查看在：谷歌学术
- T、 王学勤，崔学良，廖等，“基于混合背偏压技术的低功耗高性能场效应晶体管标准电池”IEICE交易的电子卷。E99.C，没有。8，第974-983，2016。查看在：出版商网站|谷歌学术
- R、 布莱顿和米先科，“ABC：学术工业实力验证工具”，in计算机程序辅助验证，国际会议卷。6174，页24-40，英国爱丁堡，2010 CAV。查看在：出版商网站|谷歌学术
- X.章，J.胡，和X.洛，“用于紧凑的低功耗逻辑电路的双阈值独立门FinFET的优化”，在第16届IEEE纳米技术国际会议记录-IEEE NANO 2016，第529-532，日本仙台，2016年8月。查看在：谷歌学术
- H.羊，J.胡和H.诸“使用双阈值独立门FinFET新型SRAM单元，”在纳米技术，NANO 2017年第17届IEEE国际会议论文集，第358-359页，匹兹堡，宾夕法尼亚州，美国，2017年7月。查看在：谷歌学术
- H.倪，胡J.，H.杨，和H.朱，“双门槛独立门FinFET和SRAM单元的全面优化，”有源和无源电子元件卷。2018年，文章编号4512924，10页，2018。查看在：出版商网站|谷歌学术
- W.贷款和C.拜尔，在“二元决策图的变量排序问题的遗传算法”遗传算法基础国际会议论文集，第1-20，2005年。查看在：谷歌学术
- 美国科斯塔，A. M.莫雷拉，D. Dharbe，C. Universitrio和L.新星，在“使用并行遗传算法，在BDD还原进展”的IEEE第10届国际研讨会逻辑和合成论文集（IWLS2001），第84-89，2001。查看在：谷歌学术
- P. Porwik，K.罗贝尔和P. Zaczkowski，“关于二元决策图尺寸缩小一些实际的言论，”电子信息通信学会电子快车卷。3，没有。3，第51-57，2006年。查看在：出版商网站|谷歌学术
- S.谷，K.滨口和S.矢岛“的共享二元决策图的最优变量排序问题的复杂性，”在的在算法和计算，国际研讨会，ISAAC 93论文集香港，1993年12月。查看在：谷歌学术
- B. Bollig和一韦格纳，“提高OBDDs的变量排序是NP完全”IEEE交易的计算机上，第45卷，第9期，第993-1002页。查看在：出版商网站|谷歌学术
- H.藤井，G Ootomo和C.堀，“交错基于有序二元决策图变量排序方法，”在IEEE/ACM国际计算机辅助设计会议纪要1993年。查看在：出版商网站|谷歌学术
- O. Brudaru，C. Rotaru和I. Furdu，“静态不爱交际遗传算法优化的ROBDDs变量排序，”在国际研讨会上的符号和数字算法的科学计算程序，2011。查看在：谷歌学术
- M. Takapoo和M. B.哈兹纳维-Ghoushchi，“IDGBDD：新型使用ID3的改善BDD重新排序遗传算法，”在电机工程国际学术会议论文集/电子计算机通信与信息技术，2010。查看在：谷歌学术
- H.诸，J.胡，H.羊，Y.雄，和T.羊，“用于双阈值独立门FinFET低功耗逻辑电路A拓扑优化方法”，在第27届国际功率与时间建模、优化与仿真研讨会论文集，PATMOS 2017，第1-6页，希腊，2017年9月。查看在：谷歌学术
- N. Paydavosi，S. Venugopalan，Y. S. Chauhan等人，“BSIM-SPICE模型启用的FinFET和UTB IC设计，”IEEE访问卷。1，第201-215，2013。查看在：出版商网站|谷歌学术
- S. B.埃克斯，“二元决策图”IEEE交易的计算机上，第27卷，第6期，第509-5161978页。查看在：出版商网站|谷歌学术
- S. ICHI凑，“BDD / ZDD的技术：简史和最近的活动，”信息与系统交易卷。E96.D，没有。7，第1419至1429年，2013。查看在：出版商网站|谷歌学术
- R、 Drechsler和D.Sieling，“理论和实践中的二元决策图”国际期刊上的软件工具，用于技术转让卷。3，没有。2，第112-136，2001。查看在：谷歌学术
- R. E.科比“布尔函数操纵基于图的算法，”IEEE交易的计算机上卷。C-35，没有。8，第677-691，1986。查看在：出版商网站|谷歌学术
- M. Raseen，P. Chandana普拉萨德和A.阿西“的ROBDD复杂性的一种有效估计，”集成的VLSI杂志，第39卷，第3期，第211-228页，2006年。查看在：出版商网站|谷歌学术
- K. S.底架，R. L. Rudell和R. E.科比，“高效执行一个BDD包，”在第27届ACM / IEEE设计自动化会议论文集，第40-45，1990年6月。查看在：谷歌学术
- J. M. Rabaey，A.P。Chandrakasan，和B.尼科利奇，数字集成电路-A设计的视角，普伦蒂斯霍尔，公司，2003。
版权
版权所有©2019海盐镍等。这是下发布的开放式访问文章知识共享署名许可协议，其允许在任何介质无限制地使用，分发和再现时，所提供的原始工作正确的引用。
