减小晶体管的短通道效应和减小模拟电路的尺寸

摘要

模拟集成电路永远遵循摩尔定律。这是无源部件尤其合适的。由于短沟道效应，我们必须实现更长的晶体管，特别是对模拟细胞。在本文中，我们建议使用以减少模拟细胞的大小FDSOI（全耗尽绝缘体上硅）技术的优势，一些新的拓扑结构。首先，选择的电流镜来说明和验证的新设计。测得的电流，具有35nm的晶体管长度，已证实了我们的新的交叉耦合的背栅拓扑。然后，VCRO（压控环形振荡器）的基础上互补反相器也可以用来除去无源元件减小了电路的尺寸。

一。介绍

虽然集成电路的数字块继续收缩（即，下面的摩尔定律），模拟一个几乎不收缩，在所有[1个]。如图1个，这是无源器件特别合适的。例如，要实现是1nH的电感，就需要铜的更多或更少的1毫米在金属层和大约10FF /μ米^2个实现MIM电容。然后，电感器 - 或无电容器设计是良好的候选模拟电路，以减少它们的大小。

LC坦克是最流行的电路实现对无线应用控制振荡器（VCO）的电压。相反，环形振荡器（RO，即，数字振荡器而不无源元件）已知噪声表现出高的阶段，但是这样的设计将积极解决的大小（只反相器）和功耗的降低。我们还提出了一个新的逆变器拓扑实现使用FDSOI技术[压控环形振荡器（VCRO）2个]. 对UTBB（超薄体盒）晶体管背栅（BG）的访问提供了对晶体管阈值电压的扩展控制，为激动人心的性能提供了新的机会。这种新的互补结构是基于一对BG交叉耦合逆变器，它提供互补信号的完全对称操作，并将为实现环形振荡器提供另外两个非常重要的优点。第一个问题是占空比，它必须接近50%和非常低的抖动。其次，这种拓扑结构使得VCRO具有偶数个逆变器。后一个特性使得执行正交VCO变得容易。

而且，由于短沟道效应（SCE），我们必须实现更长的晶体管，特别是对于模拟的细胞[三]。数字2个描述了SCE和DIBL（漏感势垒降低）对晶体管漏电流的影响[4个]. 电流发生器是非常有趣的模拟细胞来突出这些影响。

实际上，要实现压控振荡器，我们可以通过电流镜来控制反渗透的电流，从而控制振荡频率，这就很好地说明了这一特性。剖面图2个将概述SCE和DIBL效应对一个使用FDSOI或经典体技术的经典电流镜。为了减少这些影响，我们引入了一种基于UTBB晶体管的交叉耦合后栅极的新型单元。本文介绍了一种新型电流镜的测试芯片和测试方法三. 分段4个，基于互补反相器的环形振荡器被呈现以及所述VCRO。最后，测量将验证我们的做法和第5个本文结束。

2。当前镜像

2.1。FDSOI技术

MOS体晶体管已经达到极限，一些科学家已经宣布摩尔定律的终结。FDSOI（绝缘体上的全耗尽硅）技术，作为FinFET，是一种在22nm及以下节点上继续遵循这一定律的解决方案[6个]. FDSOI技术依赖于埋在氧化物（盒）上的一层薄薄的硅。被称为UTBB（超薄体和盒）的FDSOI晶体管内置在完全耗尽电荷的薄硅层中，因此比体硅具有一些独特的优势。这项技术的主要特点之一是可以调节阈值电压， ,使用晶体管的背栅极（BG）电极，这在UTBB-FDSOI技术中特别有效，在这种技术中，一个非常薄的盒子可以提供更严格的控制。数字三礼物的BG接触和图4个给出后门偏压对变化[5个]。

FDSOI是一种进化，并批量CMOS技术兼容。如果考虑BG为散装，你有一个非常相似的晶体管。但是，动态和的斜率UTBB-FDSOI晶体管的调制比体晶体管高。我们已经使用这个特性来设计新的模拟或混合信号单元。

此外，有关这项技术的更多信息已发表在[7个]. 例如，FDSOI器件是在25nm盒的顶部有12nm硅覆盖层的衬底上制作的。

2.2。电流镜的基本实现

数字5个呈现与PMOS散装晶体管实现一个基本电流镜的典型网络拓扑。该电流镜将被实现为控制RO的振荡频率。

在图5个，如果BG作为块体连接到源（即。， ）。数字6个举例说明了该电流镜在恒定W/L比等于100的不同尺寸晶体管上的直流模拟μ米/ 35nm的（对于最小L，红色曲线）和1000μm/350nm（最大L，蓝色曲线）。在所有情况下，输入电流（即。， )等于45μA、 两个晶体管，和 ,是相同的（相同尺寸）。

这些模拟突出了短沟道效应，并表明小的晶体管是明确不适合这种应用。晶体管的长度必须大于210nm的更高假设电流发生器的行为。为了确定升该最小值，我们已绘制为L的仅高值，从105到350nm的相同的模拟。倒数第三曲线（L = 210，280或350nm的）是相当一致，并且对应于一个好的电流镜。后 , 非常接近于一个常数，它等于45μ答。

在本文中，我们建议使用以减少电流镜的大小FDSOI技术的一些优势，一个新的拓扑结构。这种技术允许实现模拟和混合电路的新的拓扑结构，提供从未达到的性能和减少某些限制由于沟道长度的减小[2个]. 对于电流镜，目的是实现非常低的晶体管长度，小于210nm，同时保持电流发生器的功能。

2.3。电流镜的新设计

由于根据背栅偏置UTBB-FDSOI晶体管的阈值电压的特性，我们已考虑到交叉耦合的背栅极自动偏压，以改善数字小区的性能[受益2个]以及信号发生器的质量[八]. 我们已经将这种BG控制的概念应用于当前的镜像。如图所示八，设计原理如下：两个晶体管的两个BG和连接到另一个电源的漏极电压。作为的增大，阈值电压降低，所以我们有一个较小的偏置电压，以获得相同的输入电流。同时，更小的偏置电压（即，更大的阈值电压为 )可以减小输出电流，从而用适当尺寸的晶体管来补偿短沟道效应。是输入电流（或 ）; 是输出电流和(）= -VOUT。

为了优化尺寸（即，长度）的晶体管的，我们已经实现了不同的DC模拟为L 3倍的值（34，35和36 nm），而相同的宽度W = 100μ米模拟结果，与=45个μA，总结在图9个.

首先，仿真结果表明，BG自动偏置的概念正在为模拟细胞。该SCE大幅度减少。其次，响应（即，输出电流）是与晶体管的长度非常敏感;最佳值是L = 35nm的。

三。测试芯片与测量

3.1。布局和测试芯片

电流镜中的28nm FDSOI技术和布局来实现，其尺寸为3040μ米^2个在图中给出10.我们既没有在同一芯片上背栅极控制来实现。

事实上，我们已经在同一个测试芯片上实现了不同的电路，例如只有一个反相器、一系列反相器、一个电流镜（有或没有后门控制）和一个环形振荡器4个. 数字11显示带有垫环的模具的图片；两个垫之间的间距等于90nm。

3.2。测量

如之前所解释的，此电流镜意指被嵌入在VCRO和用电流（三个不同的值测试= 45，90或180μ一个）。我们既没有背栅极控制来实现。在后，背栅极被连接到= 1V，如图5个. 两个晶体管的尺寸对于两种配置是相同的，并且具有最佳的L值。

各自的测量，与模拟相比，在图中描述12和13，其中横坐标表示电压的绝对值(）= Vout-的 .

以数字表示12和13中，实线对应于测得的结果和虚线的模拟。我们可以看到的模拟和测量（0.1V进行仿真和测量更高的值）之间的饱和电压值的一些差异。然而，在测得的饱和区，有测量和模拟之间的良好的一致性。我们可以声称，使用交叉耦合的背栅极自动偏置技术，存在的电流的饱和区域中的稳定化用的值等于45，90，和180μ一个分别。使用背栅极控制的这种技术，有可能通过减少急剧的小沟道效应，使用非常小的晶体管长度，为35nm与210nm的的最小值（参见图相比7个）。

总之，对于该电流反射镜，它能够减少在两个晶体管的尺寸，和 ,由6倍6 = 36。

4. VCRO设计与测量

4.1。互补逻辑和RO

数字14描绘了互补逆变器的实施方式中，使用UTBB晶体管的背栅的自动偏置[9个]。其主要思想是如下：每个逆变器通过另一个的BG偏置速度控制。

如果由于某些原因，两个逆变器的速度不相等，最慢的逆变器将减速最快的一个，这个最快的逆变器将加速最慢的一个，由于交叉耦合。所以，这两个阶段（逆变器）是对称的。互补输出的大小是交叉的除以2，最后，我们得到#（其分别是时间传播从低到高和高到低）和对称的输出信号。

这种新的互补逆变器将提供另外两个优势为环形振荡器实现非常重要。第一种涉及的占空比，其具有为接近50％和低抖动[八]。其次，这种拓扑结构使得能够与偶数个反相器的振荡器（参见图15）。这后一特征可以很容易地执行正交VCO（QVCO）：具有相同的振幅和频率相同，但具有不同相位的四个相同的输出（0°，90°，180°和270°）。这个QVCO拓扑与图像频率抑制RF接收器架构中使用。

为了验证我们的概念，我们已经实现了4个完全互补逆变器环形振荡器的瞬态仿真。结果显示在图16，其中仅2的逆变器的互补输出被绘制。互补反相器的尺寸（即，PMOS：= 9.1μm和= 30纳米;NMOS：= 7.0μm和= 39nm [9个]）以优化交叉点处通过2.模拟周期划分，布局提取后，为约T＃与378ps=1V，对应于2.64GHz的振荡频率和5.1mA的功耗。

4.2。RO布局和测量

反渗透是在28nm制程FDSOI技术来实现。数字17说明了这4个尺寸为60的互补逆变器反渗透的布局40μ米^2个.布局已经研究了具体的护理对每个逆变器之间的对称性，也对关于使用共同质心设计RO输出全球对称性。

使用图中所示的探针测试仪测量测试芯片18表现出2.14GHz时的振荡频率为= 1V与5.9毫安的功率消耗。

数字19所示的RO的逆变器的所测量的互补输出。该结果显示出与获得的190MHz的振荡频率= 0.5V和0.25毫安的功率消耗（125μW） 是的。

数字19结果表明，占空比的平均值为49.67%（非常接近50%）。两个互补输出的对称性相当好。然而，输出动力学受到 ,因此将需要用于VCRO的设计的杠杆移位器。

我们已经调好了电源( )以控制振荡频率。的振荡频率的功能的调谐范围呈现于图20.我们可以观察到从线性部分= 0.6V至= 1V，分别对应于的振荡频率#480MHz至#2.14千兆赫。中心频率f_0个1.3GHz的=与获得= 0.8V为2.88毫安（2.3MW）的功率消耗。因此，我们可以推断出RO的增益：=4.3GHz/V。此外，这种高增益增加了电源稳定性和过程变化，可以解释测量和模拟之间的频率差异。

对于每个值（即振荡频率），我们还测量了功耗，如图所示21.这一结果表明，此电路用于低频应用非常有效的。例如，当= 0.5V为190MHz的一个频率，功率消耗仅0.25毫安，然后125μW.

然后，我们已经测量的相位噪声（PN）和RO的在f工作抖动_0个=与1.3GHz的= 0.8V。数字22示出了该抖动测量;其RMS值（标准偏差）等于σ=47磅。

数字23示出了相位噪声并表现出围绕PN = -84dBc / Hz的@ 1MHz的一个值。

使用互补逻辑和交叉耦合的BG拓扑结构中，PN是提高了与经典RO比较。然而，这种PN必须由另一个测量来验证。事实上，由于高价值和电源的变化，这是无法直接测量的相位噪声。这RO在VCRO的集成将使测量成为可能，并会降低PN。

桌子1个给出了该电路的与两个其它QVCO拓扑（LC罐和RTW）[比较10]. 功绩数字由以下方程式给出： 哪里在频率偏移（= 1MHz的在我们的例子），F_0个的中心频率，L（ )相位噪声，的功率消耗，S VCO的表面上，并且T％相对调谐范围（T（％）=调谐范围/ F_0个）。

虽然VCRO具有更高的相LC或RTW VCO，其低功耗，特别是其非常低的表面噪声比较使之成为很好的候选对于一些应用（尤其是在低频率）并且表现出更高的FOM。

下一步是在一个完整的VCO中实现这个RO，然后是一个PLL。但是，调节电源电压( )不是实现VCRO的好方法；选择了VCRO的缺流拓扑。

4.3。VCRO设计和未来工作

我们已经用分段研究和测量的电流镜实现了一个VCRO三和先前RO根据4个互补反相器。数字24描述了这种电路。此外，如前面所解释的，电平移位器需要以及一个50Ω缓冲器。我们可以注意到，此缓冲区是与互补反相器来实现，以保持输出的对称性。完整VCRO的概略图中描绘了25.

所述VCRO的布局在图中示出26它的大小是13064μ米^2个=0.008毫米^2个. 模拟中心频率为1.2GHz，调谐范围为1GHz的5.4GHz / V。这些值必须通过测试来验证。

五，结论

由于FDSOI技术，我们提出以实现一种新颖的交叉耦合的背栅的技术来提高模拟和混合信号的细胞，以便降低集成电路的表面上。首先，该技术应用于一个电流镜降低小沟道效应，并提供高输出阻抗。然而，该输出电流是使用新的拓扑结构中的沟道长度非常敏感。与背栅极控制的，即，交叉耦合的自动偏置新的当前镜，已经由模拟和测量验证。

其次，我们实现了一个基于互补逻辑和互补逆变器的环形振荡器。与LC或RTW-QVCO相比，我们已经大大降低了这种器件的表面，并降低了功耗。相位噪声总是较高，但在VCRO中实现这种RO可以改善这一特性。FOM是相当好的，这种VCRO是非常有效的低功耗和低频应用。例如，在385kHz下测量= 0.2），在图呈现27，表现出了输出信号的质量非常好。功耗是非常低的30μA（6μW）和占空比总是好与49.67％的平均值。

下一步是将当前镜像和RO结合起来实现一个完整的VCO，然后是PLL。我们可以注意到相位频率检测器、电荷泵和分频器将使用互补逻辑和BG控制来实现[11]。

数据可用性

没有数据来支持这项研究。

利益冲突

作者宣称，有兴趣就本文发表任何冲突。

工具书类

1. 英特尔，http://download.intel.com/newsroom/kits/idf/2012_fall/pdfs/IDF2012_Justin_Rattner.pdf，2012。
2. Z.韦，G. Jacquemod，P. Lorenzini，F. Hameau酒店，E.德Foucauld，和Y.勒杜克，“研究与在绝缘体上的技术为28nm完全耗尽硅减少可变性，”杂志低功耗电子卷。12，没有。1，第64-73，2016。查看在：出版商网站|谷歌学术
3. A.乔德里和M.库马尔，“控制在深亚微米SOI MOSFET，以提高可靠性的短沟道效应：评论，”对设备和材料的可靠性IEEE交易，第4卷，第1期，第99-109页，2004年。查看在：出版商网站|谷歌学术
4. T.费雷拉德派瓦雷特，为更节能异步电路FD-SOI技术的机会[博士论文]，格勒诺布尔大学，2019年。
5. P、 Flatress和R.Wilson，“SOC可变性降低：UTBB FD-SOI方式”，瓦里，卡尔斯鲁厄，德国，2013年。查看在：谷歌学术
6. K. Ahmed和K. Schuegraf，“晶体管战，对手架构面临关闭力图保持摩尔定律还活着，”IEEE综览，2011。查看在：谷歌学术
7. N、 平面，“用于高速低压数字应用的28nm FDSOI技术平台”，in研讨会的VLSI技术论文集，研讨会VLSI技术，檀香山，美国，2012。查看在：谷歌学术
8. Z、 Wei，Y.Leduc，G.Jacquemod和E.De Foucauld，“用于高质量模拟信号处理的UTBB-FDSOI互补逻辑”，in第23届IEEE国际电子、电路和系统会议记录，ICECS 2016，第572-575，摩纳哥，2016年12月。查看在：谷歌学术
9. G、 Jacquemod，Z.Wei，Y.Leduc和C.Jacquemod，“使用UTBB FDSOI技术的新QVCO设计”，in第11届欧洲研讨会的微电子教育，EWME 2016论文集，英国，2016年5月。查看在：谷歌学术
10. G. Jacquemod，F. Benabdeljelil，W. Tatinian，P.卢基，M. Borgarino和L. Carpineto，“RTW VCO和LC QVCO 12 GHz的PLL之间的比较，”模拟集成电路和信号处理，第73卷，第3期，第749-7562012页。查看在：出版商网站|谷歌学术
11. Z.韦，Y.勒杜克，E.德Foucauld，和G. Jacquemod，在“用于PLL新型积木使用28nm的UTBB-FDSOI技术互补逻辑”与系统第15届IEEE国际新赛道的会议论文集，2017年NEWCAS，第121-124，法国，2017年六月。查看在：谷歌学术

版权

版权所有©2019兆鹏伟等人。这是下发布的开放式访问文章知识共享署名许可协议，其允许在任何介质无限制地使用，分发和再现时，所提供的原始工作正确的引用。