三种微波分频器使用电流源/汇和改进的电流源逆变器

摘要

在之前的一篇论文中，Carlos E. Saavedra, 2005，建立了频率划分可以通过使用逆变环和传输门来实现。在本文中，我们提出了三种具有相似功能的改进电路，即电流汇聚逆变器、电流源逆变器和改进型电流源逆变器。利用Cadence和45 nm CMOS工艺的模型参数对电路的性能进行了测试。给出了三种电路的仿真结果并进行了比较。我们还提出了一种简单而有效的新技术的结果，以减少时钟偏斜之间的实时钟信号和互补时钟信号和相应的改善最大频率的操作。其中一种电路可以在8.2 GHz输入下工作，同时执行除以4运算。

1.介绍

分频器，也称为预分频器，是一种接收频率输入信号的电路，，并产生一个频率为，,这样,在那里是整数。因此，当周期信号作为输入时，分频器以输入信号的一小部分频率生成周期信号作为输出。

分频器是射频集成电路和微波电路的组合。它们对于锁相环(pll)特别重要。锁相环在其反馈路径中采用分频器，将输出频率分成一个小数。然后将这个分频与从鉴相器中的晶体振荡器获得的参考频率进行比较。最后，输出相位差调节VCO输出电压[1，2］.除锁相环外，分频器还用于频率合成器、相移键控解调器等。分频器的最新应用之一是应用于高速串行/反串行化(SerDes)和高频本地多点分布服务(LMDS)技术。

分频器可以用模拟电路和数字电路来设计。但目前大多数模拟分频器仅用于EHF (>30 GHz)频段。使用数字电路可以满足较低的频率。有趣的是，它们可以同时支持模拟和数字输入。但是随着电源电压的降低和工作速度的提高，数字电路确实有增加电路延迟和速度下降的缺点。这是由于产量的增加钢筋混凝土由于栅极至源极驱动电压降低而引起的时间常数[3.］.

模拟方法包括几种方法。最早使用的方法是再生反馈分频器，由Miller在1939年提出[4］.它的主要元件是一个由混频器和环路滤波器组成的非线性反馈电路。虽然这种方法具有简单的稳态操作的额外优势，但它存在复杂的启动和暂态操作[5］.一种相关的方法是使用注入锁定分频器(ilfd)。ilfd的功能类似于注入锁定振荡器，并在自由运行模式下运行。这与再生方法相反，再生方法不能自由运行，需要注入信号来产生输出[6]。与几种数字分频器相比，ILFD具有功耗更低的优点，但锁定带宽有限，这一点被抵消。第三种模拟方法是采用参数分频。这种方法提供了更宽的带宽和更简单的配置，超越了以前的方法两种方法[7］.

类似地，分频器的设计也有几种数字方法。静态分频器使用触发器，由级联的两个d -锁存器组成，具有负反馈配置[2］.这些电路在CMOS中实现时称为源耦合逻辑电路(SCL)。这个配置提供了一个被2除的函数。通过级联该块可获得更高的分割比。这两个锁存器可以是对偶的，因此只需要一个单相时钟来驱动两个锁存器。当操作频率增加时，这是特别有用的，因为没有与此设计相关的时钟倾斜，或者锁存可以是相同的，这将需要两个时钟信号，真时钟和它的补码[8］.第二种方法涉及动态逻辑，如[9］.这具有降低功耗的优势，因为更小的电容负载是通过最小化长宽比(W/L)来实现的。这种设计也导致了晶体管数量的减少。但动态逻辑的缺点是增加了不稳定性，降低了对过程和温度变化的容忍度。其他实现合并在同一电路中有静态逻辑和动态逻辑[10]。它们倾向于在输入块中使用动态逻辑，以利用其在更高频率下运行的能力。然后是静态逻辑块，该逻辑块针对低功耗进行了优化。

实现分频的另一种方法是使用级联逆变器。这些电路可以同时处理模拟和数字输入信号。这在[11，12］.在[1]的基础上，提出了更紧凑的CMOS逆变器环拓扑结构。在[1，电路由一系列奇数级联的逆变器组成，最后一个逆变器的输出反馈给第一个逆变器，形成一个闭环。众所周知，由于其固有的不稳定性，回路中奇数个逆变器链往往会振荡。然而，这种振荡是通过在两个相邻的逆变器之间使用传输门(TGs)来控制的。这些传输门是由Clk和~Clk计时的。同时，对两个连续的TGs进行计时，以一个互补信号，这意味着任何两个连续的TGs中只有一个将在任何时候进行。这种时钟方案的总体含义是，反馈环路将被打破，并有效地控制和依赖于时钟信号的频率。

要理解除以4运算，只要掌握电路的时序描述就足够了。假设TGs不存在，则第一个逆变器INV的输出有任何变化₁会通过逆变器链传播并反馈给INV吗₁延迟等于通过每个逆变器的传播延迟之和。但是tg的存在意味着信号从任何到下一个仅在中间TG打开后。

本文的目的是修改[1]的逻辑实现所使用的逆变器。对这些改进电路进行了仿真，并从最大工作频率、频率锁定范围、功耗、优值图和输出电压摆动等方面对观察结果进行了分析。此外，我们提出了一个额外的电路元件，以减少真时钟信号和互补时钟信号之间的偏差，以改善原电路的性能。这将提高最大操作频率。

其余部分的组织如下。所有电路的描述都在本节中描述2．本节描述了模拟的规格和得到的结果3.．本节将讨论几种优化电路的方法及其实现结果4．最后，本节中的结论紧随其后5．

2.电路描述

在[1]提出使用标准的CMOS逆变器，这是固有的优化低功耗操作。在[13，这是修改为使用PMOS负载逆变器，这是特别适合高频输入级。Razavi给出了使用级联逆变器的相关方法[14，其中使用动态(或时钟)锁存，适用于低失真输出。

为了在保证最小功耗的同时获得更好的输出和更高的最高工作频率的能力，我们尝试了不同类型的逆变器来实现分频器中的逆变级。本文对电路进行了各种改进，分别是电流源逆变器、电流汇逆变器和改进型电流源逆变器。

2．1．的电流逆变器

在电流吸收逆变器级中，使用电流吸收负载。当前接收器（图1）1)是使用公共栅极结构来实现的，它使用一个n沟道晶体管，其栅极连接到一个固定的偏置电源而PMOS晶体管则充当一个向上拉的网络。可以观察到，降低这种偏置电压可以提高电路性能，特别是以增加电流和更高的功耗为代价的最大工作频率。因此，在做出决定时，必须在两者之间做出妥协．

2．2．电流源逆变器

在电流源逆变器级中，使用电流源负载[15- - - - - -17］.当前源(图2)是使用公共栅极结构来实现的，它使用一个p沟道晶体管，其栅极连接到一个固定的偏置电源，而NMOS则充当一个下拉网络。再一次，我们观察到电路性能与偏置电压的关系。与其他两种电路相比，该电路的总体性能大大降低了功耗。人们认为，有空间推动电路以增加功率耗散的代价在更高的频率上工作。因此，对电路运行进行了几个值的分析以评估其对电路功耗的影响。

2.3.改进型电流源逆变器

上述电流源电路的缺点是需要片上电池，这很难集成到典型的便携式嵌入式设备中3.)用于提供所需的直流电压供应，以偏置p沟道晶体管的门，并选择了一个改进的电流源逆变器。在选择器件比率时，主要考虑的是最小延迟和最大可能的操作频率。因此，这个电路能够以比其他电路更高的频率工作，但这是以增加静态功率损耗为代价的。

3.仿真结果

3．1.客观的

本节讨论分频器的设计规范及其修改。我们还进行了实验，分析了所提出的分频电路的电路性能。利用Cadence和45 nm CMOS工艺的模型参数对电路的性能进行了测试。仿真的主要目的是得到各种改进电路的最大工作频率，并计算电路的功耗。

3.2.规范

电路使用+ 1v直流电源轨电压，并使用Cadence中45 nm gpdk库中相应的+ 1v PMOS和+ 1v NMOS晶体管进行仿真。最初，一个正弦输入作为刺激;随后是方波输入刺激。表中给出了这些输入的参数1和2．对于每个给定的电路，输入频率从最低2 GHz到可能的最高频率限制不等。操作的限制被建模为输出波形的上升时间最多为对应位周期的0.7倍(时间周期的一半)。或者，在较高的一端，这个频率是一个极限，超过这个极限，电路就不能再跟上输入，导致输出显示一个不稳定或完全缺失的除以4运算。

功率耗散是用从直流电压源消耗的平均直流电流来计算的。从这些值，每个电路的优点值(FOM)被估计，其中它被定义为

3.3. 设备大小

采用长宽比逆变器在各电路中均匀地产生互补输入信号: 180 纳米/45 纳米和: 60 纳米/45 对于PMO和NMO，分别为nm。另一方面，在每次修改中优化了实际电路中逆变器级的晶体管尺寸，以提高转换率并最小化输出信号中的失真。选择TGs的通道长度作为最小可能长度，即45 nm，以最小化RC延迟。这有效地提高了非优化电路的最大工作频率。

对于电流吸收逆变器电路，，,分别为60 nm/45 nm、60 nm/45 nm、180 nm/45 nm、60 nm/45 nm。

对于电流源逆变器电路，长宽比，，,分别为60 nm/45 nm、60 nm/45 nm、180 nm/45 nm、60 nm/45 nm。

对于改进后的电流型逆变器电路，其高宽比，，，，,分别为60 nm/180 nm、180 nm/45 nm、135 nm/45 nm、60 nm/45 nm、180 nm/45 nm、60 nm/45 nm。

3．4．仿真结果

所有三种改进电路的结果，包括正弦波和方波输入，以及在仿真过程中观察到的工作参数，如最大和最小频率操作、功率损耗、优值图和电压摆幅均列于表中3..低直流轨电压严重限制了较高的工作频率，但同时有助于将功耗保持在最低水平。基于电流接收器逆变器的电路功耗介于其他两个电路之间，但与其他电路相比FOM最小。电流源逆变器ter所需功率最小，但工作频率范围有限。在三者中，ter也具有最佳的FOM。最后，改进后的电流源逆变器具有更高的最大工作频率，同时消耗了最大功率，部分牺牲了FOM。

正弦波和方波输入的输入和输出波形如图所示4和5电流吸收逆变器电路(图1),数据6和7电流源逆变器电路(图2),和数字8和9修改电流源逆变器电路(图3.)．

4.拟议电路中的优化

第一组优化涉及改变基于电流汇聚逆变器和电流源逆变器电路的偏置电压。测量了最大运行频率和功耗变化的相应仿真结果并制成表格(见表)4)．

对于基于电流汇聚逆变器的电路，观察到随着功耗的增加，是增加了。正弦输入的最大工作频率范围为2.55 GHz ~ 3.75 GHz，方波输入的最大工作频率范围为3 GHz ~ 4.54 GHz。在两种情况下从490 mV到600 mV不等。缺点是输出电压的摆动随着偏置电压的增加而逐渐减小。

对于基于电流源逆变器的电路，可以观察到，当功耗降低时，是增加了。当输入为正弦波时，最大工作频率为3.65 GHz ~ 5.7 GHz;当输入为方波时，最大工作频率为4 GHz ~ 6.17 GHz从250 mV到415 mV不等。随着偏置电压的变化，输出电压的摆动相对稳定。

如果开发了额外的外部电路，使是根据需要动态变化的，那么基于电流源逆变器的分频器可以在多种模式下工作:低功率模式下工作频率更低，或高速模式下工作频率更高。

第二组优化包括试图减少真时钟和互补时钟信号之间的时钟偏差，以努力增加分频电路的最大操作频率。

Razavi在[8就是在真时钟信号的路径上引入一个传输门，以使其延迟几乎等于信号通过逆变器时所面临的延迟。虽然这种方法是有效的，但它的缺点是，当电源电压缩放时，会导致时钟信号失真，从而降低其有效性。

我们提出了另一种方法，即在真信号路径上用两个最小维数的背对背逆变器，而用一个非最小维数的逆变器来获得互补时钟。

整体尺寸被优化以平衡真时钟信号和互补时钟信号之间的偏差。这个电路如图所示10，以及结果(图11和12)的模拟结果，如表所示5．

这种减少时钟偏差的方法在将两个时钟信号之间的偏差减少到5–7个数量级时非常有效 ps，从而提高了最大工作频率。对于具有正弦输入的电路，以增加功耗为代价获得了较大的改进。改进后的电流源逆变器可在高达8.2%的电压下工作 用于正弦输入和8.16的GHz 通过这种优化，方波输入为GHz。就最高可能的工作频率而言，这比未优化电路提高了近48%。

5.结论

提出了一种基于逆变环的微波分频电路的改进方案。这些修改是根据所使用的逆变器的拓扑进行的。使用的拓扑有“电流源逆变器”、“电流汇聚逆变器”和“修改电流源逆变器”。改进电路的结果已制成表格并进行了比较。其中基于电流源逆变器的电路功耗最小，而改进型电流源逆变器的工作频率最高。

我们还提出了一套优化方案，包括改变偏置电压和引入倾斜减少块。使用倾斜减少块可显著提高最高工作频率。在我们提出的电路中，改进后的电流源逆变器的性能最佳基于倾斜减少块的电路，可在高达8.2 用于正弦和8.163的GHz 平方输入为GHz。正弦输入的FOM为41.46，平方输入为107.39。

参考文献

1. C. E. Saavedra， "使用逆变环和传输门的微波分频器"IEEE微波和无线元件通讯，第15卷，第5期。5, 2005。视图:出版商网站|谷歌学者
2. 李飞，“宽带技术分频器设计策略”，射频设计，第28卷，第3期，第18-29页，2005年。视图:谷歌学者
3. 梁宏昌及梁国忠，低压CMOS射频频率合成器，剑桥大学出版社，2004。
4. R. L. Miller， "利用再生调制的部分频率发生器"，刊于IRE的程序，第446-457页，1939年。视图:谷歌学者
5. a . Q. Safarian和P. Heydari，“使用分布式混频器的分布式再生分频器的设计和分析”，刊于IEEE电路与系统国际研讨会论文集，页992 - 1995,2004年5月。视图:谷歌学者
6. S.Verma、H.R.Rategh和T.H.Lee，“注入锁定分频器的统一模型，”IEEE固态电路杂志第38卷第2期6，第1015-1027页，2003。视图:出版商网站|谷歌学者
7. Z. Heshmati, I. C. Hunter，和R. D. Pollard，“具有转换增益的微波参数频率分频器”，IEEE微波理论与技术汇刊，第55卷，第55期10, pp. 2059-2063, 2007。视图:出版商网站|谷歌学者
8. B. Razavi, K. F. Lee, R.-H。“13.4 ghz CMOS分频器”，在IEEE国际固态电路会议录， 176-177页，1994年2月。视图:谷歌学者
9. S. pelerano, S. Levantino, C. Samori和A. L. Lacaita，“一个带有动态逻辑分频器的13.5 mw 5-GHz频率合成器”，IEEE固态电路杂志第39卷第3期2, 2004。视图:出版商网站|谷歌学者
10. G. Von Büren, C. Kromer, F. Ellinger, A. Huber, M. Schmatz，和H. Jäckel，“用于80 nm CMOS的40 GHz锁相环的组合动态和静态分频器”IEEE国际固态电路会议论文集(ISSCC '06)，第598-585页，2006年2月。视图:谷歌学者
11. M. Kurisu, M. Nishikawa, H. Asazawa, A. Tanabe, M. Togo, and A. Furukawa， " 11.8-GHz 31-mW CMOS分频器"，in超大规模集成电路研讨会论文集第73-74页，1997年6月。视图:谷歌学者
12. M. Nogawa and Y. Ohtomo， " A 16.3-GHz 64:1 CMOS分频器" in第二届IEEE亚太asic会议论文集，第95-982000页。视图:谷歌学者
13. V. Myklebust，“5.8 GHz多模预分频器的设计”，挪威科技大学电子与电信系，2006。视图:谷歌学者
14. 哈,射频微电子， Prentice-Hall，上马鞍河，新泽西州，美国，1998。
15. B. Mahendranath和A. Srinivasulu，“不同负载条件下的两种新型电压电平变换器分析”，国际电信、电工技术、信号和系统进展杂志，第2卷，第2期3，第92-98页，2013。视图:出版商网站|谷歌学者
16. A. Srinivasulu和M. Rajesh，“用于差分级联电压开关逻辑的ULPD和CPTL上拉阶段，”工程杂志， 2013年第5期，文章编号595296,5页，2013年。视图:出版商网站|谷歌学者
17. T. Venkata Rao和A. Srinivasulu，“用于BBL-PT全加法器的使用电流接收器和电流源逆变器结构的改进电平恢复器”，放射工程第21卷第2期4, pp. 1279-1286, 2012。视图:谷歌学者

版权

版权所有©2013 Gautham S.Harinarayan和Avireni Srinivasulu。这是根据知识共享署名许可协议，允许在任何媒介上不受限制地使用、传播和复制，但必须正确引用原作。