εr values for the dielectrics and that crosstalk may be also reduced by reducing the conductor-to-ground wire separation which simultaneously neutralises the role of εr value on crosstalk and line impedance."> 高速多芯片模块串扰仿真 - raybet雷竞app,雷竞技官网下载,雷电竞下载苹果
标志＂src=

有源和无源电子元件
PDF
有源和无源电子元件/1995/文章

在这一页上

摘要 版权

开放获取

体积 17 |文章的ID 024575 | https://doi.org/10.1155/1995/24575

Papaioannou, J. N. Avaritsiotis， ＂高速多芯片模块串扰仿真"，有源和无源电子元件， 卷。17， 文章的ID024575， 14 页面， 1995． https://doi.org/10.1155/1995/24575

高速多芯片模块串扰仿真

d . a . Papaioannou1和 j . n . Avaritsiotis1

1雅典国立技术大学，计算机科学系，电子工程系，微电子技术集团，希腊

收到了 1993年5月10日
接受 1993年9月25日

摘要

电气性能的仿真结果1 gbit /秒的许多不同的片外互连体系结构提出了重点的依赖相声和信号延迟的几何图形和隔热层的介电常数以及宽度和导体的分离。结果表明，采用低电平可降低信号时延和串扰 ε r 电介质的值和串扰也可以通过降低导体对地线的分离来降低，这同时抵消了 ε r 串扰值和线路阻抗。

版权所有©1995 Hindawi出版公司。这是一篇发布在知识共享署名许可协议，允许在任何媒介上不受限制地使用、传播和复制，但必须正确引用原作。

更多相关文章

PDF 下载引用 引用
订单打印副本订单
的观点71
下载371
引用