文摘gydF4y2Ba

本文提出了一个离散时间单回路三阶位法(gydF4y2BaΣΔgydF4y2Ba音频应用程序)调制器。在这种调制器,前馈路径用于放松放大器的设计要求,可以减少积分器的输出。和一位异步SAR ADC结合模拟总结采用量化的总和前馈信号回路滤波器输出,可显著降低功耗。另外,直升机稳定技术是用来减轻闪烁噪声引入的第一个积分器。消除多位数引入非线性量化器,提出一种改进的数据加权平均算法校准电路。该调制器实现130纳米技术的1.12毫米gydF4y2Ba2gydF4y2Ba核心区域。操作在一个2.56 ms / s采样率、布线后的后仿真结果表明,该调制器实现121.2 - db SNDR和125.1 - db博士在20 kHz信号带宽,它消散516gydF4y2BaμgydF4y2BaW从1.5 V供应。它也达到了能源效率,证明了一个Schreier品质因数(FoMgydF4y2Ba年代gydF4y2Ba)的197分贝。gydF4y2Ba

1。介绍gydF4y2Ba

高质量的音频设备往往需要模拟-数字转换器(adc)和高分辨率和能源效率(gydF4y2Ba1gydF4y2Ba]。在不同的ADC的拓扑结构,gydF4y2BaΣΔgydF4y2Baadc可以很容易地得到高signal-to-noise-plus-distortion比(SNDR)高于90分贝噪音影响和过采样。因此,他们可以避免复杂的校准电路的必要性或严格的组成元素之间的匹配gydF4y2Ba2gydF4y2Ba]。与其他adc相比,gydF4y2BaΣΔgydF4y2Baadc是更节能更健壮,在低带宽高精度信号处理应用程序。的gydF4y2BaΣΔgydF4y2BaADC由一个模拟调制器和数字滤波器,同时模拟调制器是核心ADC电路之困扰。其中,连续时间(CT)迴路(DSM)不需要高积分器的累积速度,有利于低功耗设计(gydF4y2Ba3gydF4y2Ba]。然而,它的信号路径特征(例如,噪音影响函数)process-voltage-temperature密切相关(PVT)变化,调制器有更严格的组件匹配需求和SNDR时钟抖动敏感(gydF4y2Ba4gydF4y2Ba,gydF4y2Ba5gydF4y2Ba]。的信号路径特征离散时间(DT)迴路是由电容比,具有更好的公差PVT变化和时钟抖动。CT相比DSM, DT DSM可以实现更高的分辨率和线性gydF4y2Ba6gydF4y2Ba]。gydF4y2Ba

DT DSM设计,提高能源效率,DSM拓扑通过减少模拟滤波器的输入信号幅度已提上日程。这些缓解SC积分器的性能要求。一个架构采用multi-bit量化器和输入前馈路径(gydF4y2Ba7gydF4y2Ba]。另一个是0升多级噪声成形结构,为第一阶段使用multi-bit尼奎斯特ADC和第二阶段使用L-order DSM (gydF4y2Ba8gydF4y2Ba]。在电路层面上,使用切换电容器或动态放大器来实现集成商可以有效降低功耗gydF4y2Ba9gydF4y2Ba,gydF4y2Ba10gydF4y2Ba]。然而,被动积分器的收益很低,动态放大器通常需要严格控制的正常操作条件。因此,鲁棒性和抗过程参数漂移的调制器是弱,并最终实现只有中等分辨率gydF4y2Ba11gydF4y2Ba]。gydF4y2Ba

在本文中,我们提出了一个位DT DSM与前馈路径。一种改进的电流镜结构采用放大器驱动大型抽样电容器,和一位异步连续approximation-register (SAR) ADC结合模拟求和是用来取代传统的闪光式量化器。集成高精度DSM的优势和低功率SAR ADC,该调制器实现精度高和能源效率。此外,较低温度漂移隙参考集成片上进一步改善系统的集成和可靠性。制造原型实现动态范围(博士)为125.1 dB和SNDR峰值为121.2 dB 20-kHz 516带宽和消散gydF4y2BaμgydF4y2BaW从1.5 V供应与1.12毫米的核心区域gydF4y2Ba2gydF4y2Ba。gydF4y2Ba

本文组织如下:在第二部分简要描述的架构提出了调制器;DSM的关键电路的实现细节提供第三节;仿真结果给出了在第四节;第五部分得出结论。gydF4y2Ba

2。调制器结构gydF4y2Ba

图gydF4y2Ba1gydF4y2Ba显示一个框图的建议gydF4y2BaΣΔgydF4y2Ba调制器。这是第三个单回路结构位特区量化器和前馈路径。每一个积分器的输出表达式计算为:gydF4y2Ba


图1gydF4y2Ba
迴路架构。gydF4y2Ba

在哪里gydF4y2Ba 量化误差。前馈路径与multi-bit量化器的输入,使输入信号被忽略。每个积分器的输出只包含塑造后的量化误差,可有效减少积分器输出摆动。放大器的设计要求是放松。调制器的gydF4y2Ba - - - - - -gydF4y2Ba域计算传递函数为:gydF4y2Ba

在哪里gydF4y2Ba 表示噪声传递函数和gydF4y2Ba 表示信号传递函数。gydF4y2Ba 维护单位增益带宽内,gydF4y2Ba 可以达到三阶噪声影响。magnitude-frequency响应和均方根(RMS)获得的gydF4y2Ba 在带宽如图gydF4y2Ba2gydF4y2Ba。gydF4y2Ba 有一个咄咄逼人的声音塑造能力。然而,其在通带增益系数接近20 dB导致较小的输入范围和贫穷调制器的稳定性。因此,本文采用一种位量化器降低量化噪声,和更好的量化步骤减少了电压和电流的变化在每个时间步(gydF4y2Ba12gydF4y2Ba]。所以,调制器的放大器需要更少的能量响应信号的变化,从而提高调制器的稳定和能源效率。实现的是18位分辨率,调制器的过采样率(OSR)选为64。gydF4y2Ba


图2gydF4y2Ba
NTF谱和均方根收益。gydF4y2Ba

数字输出反馈模拟循环通过位DAC和data-weighted平均(DWA)模块添加到反馈回路来消除nonidealities DAC的设备之间的不匹配。gydF4y2Ba

3所示。电路实现gydF4y2Ba

3.1。切换电容器方案gydF4y2Ba

图gydF4y2Ba3gydF4y2Ba提出了提出了DT DSM的示意图。它包含三个集成商,一位异步SAR与被动加法器,动态元素匹配(民主党),和带隙基准电路等。第一阶段integrator使用栅电压自举开关来实现高精度信号采样。gydF4y2Ba


图3gydF4y2Ba
调制器电路。gydF4y2Ba

此外,2gydF4y2BandgydF4y2Ba和3gydF4y2Ba理查德·道金斯gydF4y2Ba集成商采用CMOS开关减少开关导通电阻(gydF4y2Ba13gydF4y2Ba]。与此同时,1gydF4y2Ba圣gydF4y2Ba和3gydF4y2Ba理查德·道金斯gydF4y2Ba集成商分享一组开关网络,可以减少电路设计复杂性。gydF4y2Ba

实际存在开关导通电阻和热噪声引入了采样开关网络将严重限制了调制器的信噪比(信噪比)。特别是在1gydF4y2Ba圣gydF4y2Ba积分器,热噪声将直接在输入信号上叠加,对调制器具有最大的影响。因此,总采样电容的值为1gydF4y2Ba圣gydF4y2Ba积分器是选为17.5 pF低的热噪声。2gydF4y2BandgydF4y2Ba和3gydF4y2Ba理查德·道金斯gydF4y2Ba集成商提供低噪音、采样电容是576法郎和720法郎,分别。gydF4y2Ba

抑制低频闪烁噪声,1gydF4y2Ba圣gydF4y2Ba积分器采用直升机稳定技术。如图gydF4y2Ba3gydF4y2Ba,直升机被选中的频率采样频率的一半,这有助于达到更好的效果(gydF4y2Ba14gydF4y2Ba]。前馈输入信号和3gydF4y2Ba理查德·道金斯gydF4y2Ba积分器的输出被添加在SAR量化器和输出位数字代码。然后,数字输出解码为校准温度计和送到DWA模块。最后,位DAC完成循环反馈。gydF4y2Ba

3.2。引导开关gydF4y2Ba

图gydF4y2Ba4gydF4y2Ba显示了引导开关,它是至关重要的gydF4y2BaΣΔgydF4y2Ba调制器的线性。通过添加一个恒定电压的gate-source M1,导通电阻可以是一个常数,同时输入不同。消除基体效应,采样开关M1的大部分通常是连接到它的源头。然而,当M1关闭,输入可以耦合到VgydF4y2Ba出gydF4y2Ba通过寄生电容CgydF4y2BadbgydF4y2BaM1的散装和流失,使错误采样信号。因此,在这个设计中,我们选择性地连接M1的大部分来源和地面,可以解决这个问题。寄生电容CgydF4y2BadsgydF4y2BaM1的源极和漏极之间的出口,它提供了另一个耦合路径。这条道路的效果是减轻之间通过连接虚拟电容M1的排水和另一个差分输入。gydF4y2Ba


图4gydF4y2Ba
自举开关电路。gydF4y2Ba
3.3。放大器gydF4y2Ba

图gydF4y2Ba5gydF4y2Ba显示了放大器在1gydF4y2Ba圣gydF4y2Ba积分器。由于非线性和噪声的后两个集成商将由1gydF4y2Ba圣gydF4y2Ba积分器,增益和噪声的要求在2gydF4y2BandgydF4y2Ba和3gydF4y2Ba理查德·道金斯gydF4y2Ba集成商可以适当放松。因此,设计的困难在于1gydF4y2Ba圣gydF4y2Ba积分器。的有限增益放大器将极积分器,并获得错误导致量化噪声泄漏。因此,高增益放大器来减轻这种影响是必要的。gydF4y2Ba


图5gydF4y2Ba
放大器的原理图。gydF4y2Ba

传统的电流镜结构的增益较低。摘要当前消费技术采用。cross-coupled米gydF4y2Ba3 a, bgydF4y2Ba和MgydF4y2Ba4 a、bgydF4y2Ba并行连接形成当地一个积极的反馈,可以改善直流增益不增加额外的功耗。此外,我们利用一个级联结构的输出级增加放大器的输出阻抗和进一步提高开环增益。放大器的增益可以计算为:gydF4y2Ba

在哪里gydF4y2Ba 的电流镜比MgydF4y2Ba4 a、bgydF4y2Ba和MgydF4y2Ba5 a、bgydF4y2Ba,gydF4y2Ba 的比例因子MgydF4y2Ba3 a, bgydF4y2Ba画电流从米gydF4y2Ba2 a, b,gydF4y2BaggydF4y2Bam2a bgydF4y2BaM的transductance吗gydF4y2Ba2 a, bgydF4y2BargydF4y2Bao5a bgydF4y2Ba,rgydF4y2Bao6a bgydF4y2Ba,rgydF4y2Bao7a bgydF4y2Ba,rgydF4y2Bao8a bgydF4y2BargydF4y2Bao9a bgydF4y2Ba表示对应的等效阻抗晶体管。从上面的方程,可以得出结论,目前的消费技术提高放大器的增益1 / (1 k)。此外,单位增益带宽积(GBW)放大器设计10 fgydF4y2Ba年代gydF4y2Ba为了避免一个贫穷的调制器性能不足的积分器。gydF4y2Ba

大部分的噪音是由1gydF4y2Ba圣gydF4y2Ba积分器。所以,它应该是精心设计的。由于直升机技术可以消除闪烁噪声,主要噪声为1gydF4y2Ba圣gydF4y2Ba积分器将热噪声(gydF4y2Ba15gydF4y2Ba]。它可以表示为gydF4y2Ba

在哪里gydF4y2Ba 是多余的放大器的噪声系数。从上面的方程,它可以观察到,可以有效地减少热噪声通过增加CgydF4y2Ba年代gydF4y2Ba。为了准确、功耗和面积考虑,C的价值gydF4y2Ba年代gydF4y2Ba在1gydF4y2Ba圣gydF4y2Ba积分器将第一阶段积分器采样电容值设置为17.5 pF。gydF4y2Ba

仿真结果表明,直流增益的放大器达到72分贝,GBW 25兆赫和阶段保证金67°负载电容是18 pF。放大器在2gydF4y2BandgydF4y2Ba和3gydF4y2Ba理查德·道金斯gydF4y2Ba集成商使用相同的拓扑结构。从第二阶段的负载电容小,晶体管的大小是第一阶段的1/5。第三阶段需要开车multi-bit量化器,放大器的晶体管的大小是第一阶段的1/3。VgydF4y2Ba偏见gydF4y2Ba,VgydF4y2Bab2gydF4y2BaVgydF4y2Bab3gydF4y2Ba由偏置电路,目前的我吗gydF4y2Ba偏见gydF4y2Ba和共模电压VgydF4y2Ba厘米gydF4y2Ba是由带隙基准电路生成的。gydF4y2Ba

3.4。异步逐次逼近量化器gydF4y2Ba

由于引入前馈路径,需要模拟加法电路将输入信号添加到3gydF4y2Ba理查德·道金斯gydF4y2Ba积分器的输出并将其发送到multi-bit量化器完成量化。异步SAR量化器提出了如图gydF4y2Ba6(一)gydF4y2Ba。它由异步逻辑、动态比较器和开关电容阵列。通过设计适当的操作时间和交换网络,模拟求和是嵌入电容器阵列来减少复杂性和面积示意图。一个共模稳压电容器切换策略gydF4y2Ba16gydF4y2Ba)被咬出4的电容划分成两个相等的部分,并确保它的水平比较器的输入是稳定的。相比传统的闪光式亦然,异步逻辑控制的比较过程可以避免使用高频时钟,和单比较器操作可以提高调制器的宽容来抵消。结合SAR ADC的功耗优势,调制器的决议和能源效率可以有效地改进。gydF4y2Ba

(一)总体结构gydF4y2Ba
(一)总体结构gydF4y2Ba
(b)异步逻辑gydF4y2Ba
(b)异步逻辑gydF4y2Ba
(c)工作时间gydF4y2Ba
(c)工作时间gydF4y2Ba
(d)动态比较器gydF4y2Ba
(d)动态比较器gydF4y2Ba
图6gydF4y2Ba
异步SAR量化器。gydF4y2Ba

在gydF4y2BaΦgydF4y2Ba2gydF4y2BaSAR量化器复位和3gydF4y2Ba理查德·道金斯gydF4y2Ba积分器输出VgydF4y2BaOP3gydF4y2Ba,VgydF4y2BaON3,gydF4y2Ba和V的输入信号gydF4y2Ba酒店gydF4y2Ba和VgydF4y2Ba可使gydF4y2Ba采样C钢管板的吗gydF4y2BaDACPgydF4y2Ba和CgydF4y2BaDACNgydF4y2Ba。结束的时候gydF4y2BaΦgydF4y2Ba2gydF4y2Ba,存储在C的指控gydF4y2BaDACPgydF4y2Ba和CgydF4y2BaDACNgydF4y2Ba(VgydF4y2BaOP3gydF4y2Ba- vgydF4y2Ba酒店gydF4y2BaC)gydF4y2BaDACPgydF4y2Ba和(VgydF4y2BaON3gydF4y2Ba- vgydF4y2Ba可使gydF4y2BaC)gydF4y2BaDACNgydF4y2Ba,分别。在之间的时间gydF4y2BaΦgydF4y2Ba1gydF4y2Ba和gydF4y2BaΦgydF4y2Ba2gydF4y2Ba,时钟产生电路产生一个窄脉冲开关,如图gydF4y2Ba6 (c)gydF4y2Ba的底板,迫使电容器与VgydF4y2BaRPgydF4y2Ba和VgydF4y2BaRNgydF4y2Ba,并完成求和过程操作在脉冲持续时间内。根据电荷守恒原理,上半部分电容之间的电压差的CgydF4y2BaDACgydF4y2Ba可以计算为:gydF4y2Ba

在完成模拟求和,异步逻辑控制SAR数字转换和串行输出位数字代码,异步逻辑电路如图gydF4y2Ba6 (b)gydF4y2Ba。比较器的前沿触发gydF4y2BaΦgydF4y2Ba1gydF4y2Ba在T,并生成比较结果gydF4y2BaCgydF4y2Ba时间。比较完成信号可以是由XOR门与比较结果作为输入。比较器的输出结果是存储在DFFgydF4y2Ba7gydF4y2Ba~ DFFgydF4y2Ba11gydF4y2Ba,部队相应的电容底部板连接到VgydF4y2BaRPgydF4y2Ba或VgydF4y2BaRNgydF4y2Ba。在TgydF4y2BaRgydF4y2Ba时间,C的电荷再分配gydF4y2BaDACgydF4y2Ba就完成了。因此,电压电容阵列上板的改变。比较器时钟CCLK生成的异步逻辑与量化过程如图所示gydF4y2Ba6 (c)gydF4y2Ba。C的上层板之间的电压差gydF4y2BaDACgydF4y2Ba每个比较完成后可以表示为:gydF4y2Ba 此外,TgydF4y2BaCgydF4y2Ba和TgydF4y2BaRgydF4y2Ba可以通过延迟调整模块。比较器的输出结果gydF4y2Ba我gydF4y2Ba(gydF4y2Ba )gydF4y2Ba锁住到post-stage引发的D登记gydF4y2BaOUT_LATCHgydF4y2Ba信号。gydF4y2Ba

图gydF4y2Ba6 (d)gydF4y2Ba显示了在提出异步比较器示意图SAR量化器。它包含一个前置放大器和一个门闩,采用双尾完全动态的自锁结构,以避免静态电流的存在。CCLK低,比较器停止时,美联社和带电VDD,和Op和重置为接地;CCLK很高时,寄生电容的电荷存储在M1 M5 M4泄漏,产生不同的电流取决于输入电压。这将导致不同的电压降在美联社和一个节点,从而产生电压差gydF4y2BaΔgydF4y2BaVgydF4y2Ba美联社报道,gydF4y2Ba与输入电压有关。gydF4y2BaΔgydF4y2BaVgydF4y2Ba美联社报道,gydF4y2Ba是由一个正反馈循环放大由M8 ~ M13并创建一个比较的结果。此外,M10 / M13和M8 / M9组成的级间提供了一个额外的盾之间的输入和输出有效地减少回扣噪音。gydF4y2Ba

3.5。民主党gydF4y2Ba

multi-bit量化调制器的主要弱点是对非线性DAC误差敏感,来自内部电容阵列之间的不匹配。因此,dual-pointer DWA校准电路提出了消除失配误差和改进的线性DAC。根据量化结果的奇偶性,不同的独立的指针用于控制桶移器操作。gydF4y2Ba

图gydF4y2Ba7gydF4y2Ba代表传统的DWA的原理和改进的DWA算法3-bit DAC;白细胞表示未使用的和暗细胞表示DAC选择使用。gydF4y2Ba 是传统DWA的指针,Po是当输入值的指针是奇数和体育甚至是当输入值的指针。可以看出,尽管经常出现输入信号值,改进的DWA算法并不导致算法失败由于DAC单位的常规选择。gydF4y2Ba


图7gydF4y2Ba
DWA算法图。gydF4y2Ba

民主党模块如图gydF4y2Ba8gydF4y2Ba发电机,包括温度计解码器,指针,桶移器和复位电路。温度计解码器将从SAR量化器位二进制代码转换为31位温度计代码;发电机的核心逻辑电路的指针DWA算法,生成相应的指针据数字输出的LSB价值并确定下桶移器操作的起始点。复位模块具有保护作用,避免指针发生器电路无法恢复本身由于干扰。此外,它执行指针的初始复位发电机和控制DWA。桶移器是执行电路输入温度计码根据周期性变化的起始点由指针,和移位的温度计码选择相应的DAC单位完成反馈。gydF4y2Ba


图8gydF4y2Ba
民主党的模块。gydF4y2Ba

4所示。仿真结果gydF4y2Ba

该调制器是在130 nm 1 p7m CMOS工艺制作的。图gydF4y2Ba9gydF4y2Ba显示了调制器的布局。核心区域gydF4y2Ba 毫米gydF4y2Ba2gydF4y2Ba。添加0.5%随机失配DAC电容器阵列。图gydF4y2Ba10gydF4y2Ba显示模拟的输出频谱当DWA。DAC的电容器之间的不匹配会导致严重的谐波失真,降低调制器的SNDR,但通过打开DWA减轻其影响。如图gydF4y2Ba11gydF4y2Ba,直升机稳定技术可以抑制低频闪烁噪声,提高信噪比的带宽。这篇文章布局模拟输出光谱呈现在图gydF4y2Ba12gydF4y2Ba。SNDR和峰值信噪比是121.2 dB和121.8 dB,分别作为输入5 kHz,−5.5 dbfs正弦信号。图gydF4y2Ba13gydF4y2Ba显示文章布局模拟SNDR与输入信号振幅。原型调制器实现博士为125.1 dB在20千赫带宽。操作在一个2.56 ms / s采样率,516年调制器消散gydF4y2BaμgydF4y2BaW在1.5 V供应。功耗提出了图的分解gydF4y2Ba14gydF4y2Ba。gydF4y2Ba


图9gydF4y2Ba
调制器的布局。gydF4y2Ba

图10gydF4y2Ba
输出频谱DWA(红色线)和没有DWA(蓝线)。gydF4y2Ba

图11gydF4y2Ba
输出频谱与直升机稳定(红线),没有直升机稳定(蓝线)。gydF4y2Ba

图12gydF4y2Ba
布线后的模拟输出频谱。gydF4y2Ba

图13gydF4y2Ba
SNDR振幅与输入。gydF4y2Ba

图14gydF4y2Ba
电力故障。gydF4y2Ba

原型调制器的性能进行了总结和比较表gydF4y2Ba1gydF4y2Ba。尽管调制器的性能参数从布线后仿真结果获得的,其优点(FoM Schreier图gydF4y2Ba年代gydF4y2Ba)与有效能耗高达197分贝。从表可以看出gydF4y2Ba1gydF4y2Ba,原型调制器实现更高SNDR与其他调节器相比,相同的带宽。不同的信号带宽,原型调制器在能源效率明显的优势,实现一个优秀的成本和性能之间的平衡。gydF4y2Ba

表1gydF4y2Ba
绩效总结和比较。gydF4y2Ba

5。结论gydF4y2Ba

在这篇文章中,一个high-SNDR低功耗音频DT DSM捏造在130纳米CMOS工艺。位SAR的调制器采用第三单回路拓扑。介绍了前馈路径减少积分器的摇摆。采用位异步SAR ADC可以避免使用高频时钟,可显著降低权力和消费领域。此外,提出一种改进的数据加权平均算法校准电路来消除谐波失真。布线后的后仿真结果表明,该DT DSM达到峰值SNDR 20千赫带宽为121.2 dB。它消散516gydF4y2BaμgydF4y2BaW在1.5 V供应。gydF4y2Ba

数据可用性gydF4y2Ba

使用的实验数据来支持本研究的发现可以从相应的作者。gydF4y2Ba

的利益冲突gydF4y2Ba

作者宣称,关于这项工作他没有利益冲突。gydF4y2Ba