文摘

本文提出一种14-bit完全微分逐次逼近寄存器(SAR)模拟-数字转换器(ADC),可编程增益放大器(PGA)的读出电路中使用CMOS图像传感器(CIS)。SAR ADC采用两步实现14-bit scaled-reference电压转换,旨在减少电容阵列的规模,避免使用校准减轻抵消的影响和不匹配。然而,参考电压自校准算法应用于设计保证参考电压的精度,从而影响转换的结果。三方PGA提供三种类型的收益:3 x, 4 x,和6 x,和样品同时得到三列的像素信号,提高系统速度。提到CIS的像素数组 ,和像素间距 。芯片的原型是在180 nm CMOS工艺,制作的数字和模拟电压3.3 V。芯片的面积 毫米²。在150 k / s采样率,SAR ADC的信噪比是71.72 dB和SFDR 82.91 dB。更重要的是,单一SAR ADC消耗477.2威斯康辛大学的4.8吗差分输入信号和CIS的总能耗约为613兆瓦。

1。介绍

图像传感器是一种设备,将光信号转换成电信号。近年来,图像传感器的需求不断增加,这是广泛应用于手机、单反数码相机、汽车电子和安全行业领域1]。主流图像传感器技术大致分为两种类型:CCD图像传感器和CMOS图像传感器(CIS)。高分辨率的优点和低噪声,独联体逐渐变得复杂和重要字段的第一选择。读出电路是独联体的核心部分,其连续的速度通常是50帧/秒和10之间Mfps ADC是重要的模块在读出电路(2,3]。基于ADC电路中使用的数量,列ADC可能是最合适的ADC应用于大的像素数组,之间保持良好的平衡区、力量,和速度,另一类型芯片ADC和像素ADC。随着像素数组大小的增加,信号之间的相互干扰时,会增加系统的复杂性在大多数研究小于像素阵列的研究 (4- - - - - -6]。结合上述情况,SAR ADC采用广泛当像素阵列的规模增加。与其他类型的ADC相比,功耗和速度之间的平衡总是SAR ADC的优势。为了最大化SAR ADC的动态范围,一个可编程增益放大器(PGA)是在弱光条件下使用的必要组成部分,尽管它通常会消耗大量的电力。SAR ADC的性能和PGA的质量直接影响图像捕获的图像传感器的位SAR ADC的分辨率和PGA决定决定了动态范围。

独联体的像素阵列提出了 ,和像素大小 ,这是比正常的CIS。为了尽快读信号,采用列读出电路。SAR ADC的分辨率是14位,这是相对较高的。通常采用校准算法在这种情况下,SAR ADC用于本文不遵循主流实践,考虑到权力,区域,和复杂性。然而,一个参考电压精度优化算法用于提高SAR ADC的性能。更重要的是,PGA提供了增加3倍,4 x,和6 x,根据输入信号。

最初的短会议介绍了独联体芯片的工作原理和结果简要(7]。基于最初的论文,本文组织如下,这显示了CIS芯片的更多细节。部分2描述了系统的体系结构。讨论了不同模块的工作原理部分3,包括ADC和PGA实现细节。原型的模拟和实验结果说明部分4。部分5本文总结道。

2。系统架构

图1显示了CIS的架构,包括像素数组,PGA, ADC,登记,行扫描仪,参考发生器,参考校准,低压差分信号(LVDS)驱动程序和辅助电路。考虑超过一百万像素和帧率(50帧/秒),一个列读出电路时使用行扫描仪应用在选择一个特定的行。行是由一个行扫描仪时,一列读出电路开始工作。PGA的小信号放大,然后通过ADC转换成数字信号,这是转移登记。最后,LVDS驱动输出信号的作用。拟议中的CIS在150 k / s的速度,工作和参考时钟信号是2.7 MHz。

在整个过程中,PGA的功能是暴露于样本信号,复位信号,并提供三个成果:3倍、4倍和6倍。由于曝光信号低于重置信号,这意味着计算信号的区别曝光信号和复位信号是单端,固定偏差被添加到系统将一个单端信号转化为微分形式,这是符合SAR ADC输入。更重要的是,为了加快upsampling过程,三方PGA对应三列的像素采用数组而不是采样信号。PGA的获得是由信号的大小,决定转移到SAR ADC之前应该区分。

14-bit完全微分SAR ADC提出CIS是必要的,这直接影响到图像。高精度的参考电压是SAR ADC的保障。因此,比例参考发生器用于校准模块的引用。

系统的时间提出了CIS如图2。芯片的工作循环是18 ADC_CLKs(参考时钟信号)。在第一次3 ADC_CLKs,一个特定的行选择当SAR ADC样品PGA的信号放大。保持15 ADC_CLKs主要包括以下工作:SAR ADC的转换,PGA的信号采样,数据读取。PGA在抽样过程中,复位信号采样的方式,接触信号。

3所示。工作原理和电路实现

在本节中,介绍了独联体的工作原理和电路实现,它包括PGA, SAR ADC和参考电压自校正算法。指SAR ADC,原则和时机。更重要的是,详细给出了SAR ADC的核心部分,包括比较器和DAC。

3.1。PGA

在CMOS图像传感器系统中,一个像素传感器这表明外部光线的亮度取决于复位信号和信号之间的区别。重置的形式和接触信号电压,需要采样和放大到合适的大小。为了增加的速度读出电路,复位和接触不同的电容信号采样和放大微分放大器。

基于像素阵列的原理,复位信号总是高于曝光信号,从而导致单极的区别。PGA如图的建议的体系结构3旨在解决这个问题通过引入固定偏差。代表了重置和曝光信号,5 t像素传感器的输出信号。的帮助下电容器的组合 , , ,和 ,单极区别是转化成双,平均在正负半轴。单端信号被传送到一个微分信号,哪个更方便SAR ADC。开关的控制作用和恰恰相反,这决定了PGA的增益。的切换和变化的大小获得3 x 4或6 x。更重要的是,和是SAR ADC的参考电压,应用于PGA。采用不同的参考电压的目的是生成所需的偏差。

18 ADC_CLKs PGA的工作周期,是一样的系统和ADC工作周期。以下分析PGA的工作原理是基于电荷。的变化对代表工作状态的切换。

如图4,复位信号由职业了。在第一次7 adc,开关 , ,和在当上部分电容阵列。更重要的是,开关吗和当电容器的低板吗和连接到地面和电容器的低板吗和连接到 。总费用存储在电容器 , , ,和在上部计算如下:

在8^thADC_CLK,所有开关的上部开始改变。开关和关掉开关打开。更重要的是,先关掉,再打开ADC_CLK的一半。越低的和连接从在地上。然而,电容不连接到新势力和总继续收费。考虑到开关是开放的,上层板电容器的电压不正常。基于电荷守恒和抵消的ignoration上板的电压可以通过

后者7 ADC_CLKs来自9到15 ADC_CLKs。在这一时期,接触信号由低采样电路的一部分。抽样的原理和过程是相同的复位信号。在一开始,开关 , ,和关闭,是开着的。电荷采样过程

然后,开关打开和 , ,和关掉。最后,和保持了和和继续,的状态从开放到封闭。通过这个过程,可以得到以下方程:

结合方程(1)- (6),差分信号发送到放大器是由以下方程描述:

根据方程(8),除了之间的区别和 ,介绍了固定偏差如预期,实现使信号传播一致的目标。取样完成后,开关和打开,持续3 ADC_CLK。

在阶段,的功能和是选择不同的收益称为放大阶段。PGA中使用电容器的值如表所示1。增益的计算公式

如果开关和都打开,PGA的获得是6 x。如果其中一个关闭时,获得的PGA 4 x。曾经都是封闭的,最小的获得3 x是在这种情况下实现的。

PGA的重要组成部分,运算放大器需要足够的关注。图5显示了放大器的架构,它需要高增益,足够的带宽,驱动能力强,噪音低。该放大器包含两个阶段:放大阶段,开车阶段,旨在提供足够的增益,增加驾驶的能力。与其他架构的放大器相比,更广泛的共模输入范围和更大的输出摆动折叠共源共栅运算放大器的优点,应用在这种情况下,提供了主要的收益。共源共栅阶段使增加,从而导致高收益。

驾驶阶段是floating-biased AB类输出级,驱动能力强。的大小对电容器阵列用于SAR ADC很大,这对司机提出了更高的要求的输入阶段。考虑到高功耗的折叠共源共栅放大器,漂浮的晶体管MN抱有偏见₅、锰₆,议员₇,议员₈利用降低和稳定输出级的静态电流分析(8]。整个两级放大器的增益

当涉及到噪音,高噪音总是折叠共源共栅放大器的缺点,描绘在[9]。然而,这个结构满足设计要求的运算放大器。为了提高噪声的性能,采用PMOS作为输入,这比NMOS噪音。更重要的是,更大的价值和较小的价值和选择减少噪音。在这种情况下,W / L的值需要仔细权衡,这对提高SAR ADC的信噪比很重要。

3.2。SAR ADC

最重要的模块CIS SAR ADC, PGA后放置。SAR ADC的功能是将模拟信号放大的PGA转化为数字信号。

SAR ADC的采样速度所需的系统是150 k / s,以及SAR ADC的分辨率是14位。通常,选择差分输入方法抑制共模干扰的因素和电荷再分配理论应用于SAR ADC,由McCreary和灰色(首次提出10]。结合以上两点,双参考电压SAR ADC的体系结构被广泛使用。如果SAR ADC的分辨率超出10位,电容器阵列将非常大,占用了意想不到的地区。为了避免一个巨大的电容器阵列,提出两步scaled-reference SAR ADC,也是基于电荷再分配理论。这个结构是由韩国首次提出的Shin CMOS图像传感器应用程序(11]。两步比例参考包含四个参考电压和基准电压的增加是减少电容阵列的面积。

3.2.1之上。原则和时机

的体系结构提出了SAR ADC图所示6,包含DAC、比较器和SAR逻辑。与双参考电压相比,两步比例参考继续电容阵列的大小与复杂的转换过程。使用相同的大小电容阵列,但该决议已经从前面的7位14位,这是架构的核心优势。另一方面,参考电压精度的要求越来越多。添加的参考电压 和 需要更高的精度相比和 。 和是在第一阶段使用的参考电压 和 在第二阶段应用。的价值是

和PGA的输出信号,这是一样的吗和如图5。是常见的SAR ADC输入信号的电压。

整个过程包括四个部分:抽样、持有、比较,和输出。建筑采用较低的电容板样品。在采样阶段,和选择MUX当所有上层板的电容连接到吗 。信号和采样的电容器的电容阵列,因为所有的低板连接吗和 。电荷存储在所有计算电容器

输入电压转换成的形式电荷是抽样的原则。为了保持采样,上盘的电容器不连接 。电容器的低板连接到消极的部分当电容器的低板连接到的积极作用 。完成这个过程后,根据电荷守恒理论,下列方程得到:

结合方程(12)- (15),比较器的输入信号是实现:

一旦持有阶段完成后,SAR ADC进入比较阶段,它包含两个部分:高7位转换和低7位转换。高7位转换的参考电压和而 和 低7位转换的参考电压。控制较低的连接板的电容阵列调节比较器的输入信号,然后得到对应的代码根据比较结果是核心工作原理的比较。

高7位转换期间,最高有效位( )采取例如和别人同样的工作过程。在一开始,最高的下盘电容( )积极的一面是连接来和最高的下盘电容器( )在连接到消极的一面 。其他板块的电容保持当前状态。电荷的变化存储在电容器阵列计算如下:

比较器的输入信号遵循与 :

如果是负的,比较的结果是0,也就是说大于和特区逻辑应该继续控制开关。否则,比较的结果是1。最高的下盘电容( )在积极的一面连接而不是 ,相反,消极的一面是,这也代表了这是小于 。其余6位以同样的方式工作。

转换的低7位不同于高7位。当7的转换^th完成,虚拟的下盘负面连接的电容器 和其他电容器的低板相连 或 ,这是由初始状态和增加 。开关动作的目的是保持的价值增加连接电压的电容器在消极的一面,减少虚拟连接电压的电容器。减少费用和可以表示为

根据方程(21)和(22),和的值是相等的,这意味着不会改变。在这个时候,满足低7位转换的要求。为了解释这一过程中,比较6^th为例。因为低7位转换和高7位转换使用相同的电容阵列,过程是类似的。更重要的是,低7位的开关作用是基于高7位。例如,6的转换^th一些有关13^th一些。如果为0,这意味着下盘最高的电容( )在积极的一面连接最高的下盘电容( )在连接到消极的一面 ,低板的连接电压最高的电容( )在积极的一面将增加 和连接电压在消极的一面将减少 。增加的费用和输入信号电压的增加实现:

如果是1,这意味着下盘最高的电容( )在积极的一面连接最高的下盘电容( )在连接到消极的一面 。这个过程是类似的情况 。变化对电荷和输入信号是相同的。比较的结果决定了开关动作,上面已经解释了。的电压由电容器阵列过程中计算:

最后六位采用相同的工作过程。结合高7位和低7位,转换模拟信号采样的PGA转化成14-bit数字代码。

是SAR ADC的时序图如图7。参考时钟仍ADC_CLK。整个过程占据了18 ADC_CLKs。3 ADC_CLKs用于抽样而14 ADC_CLKs采用比较和最后ADC_CLK的功能是输出结果。在比较器比较,开始比较前沿的ADC_CLK和锁信号以下ADC_CLK边缘。闭锁最后比较后,信号DATA_Ready转向高水平并保持第一ADC_CLK之前完成。

3.2.2。比较器

比较器几乎决定SAR ADC的速度。为了加快比较,StrongARM门闩拓扑,在[解释12]。StrongARM门闩拓扑是专家不仅擅长速度,而且节省电力。在图所示的电路8。

StrongARM门闩是基于正反馈,其中包括两个工作阶段:重置阶段和再生阶段。起初,CLK低。纳米₁和纳米₂是在Node1和Node2重置连接在一起以保持相同的电压。输出和重置的供电电压点吗₃和点₄,分别。更重要的是,点吗₁下午,₂,纳米₄,纳米₅时。在再生阶段,CLK高,电流流经纳米₁和纳米₂。假设 ,电流流经纳米₁大于纳米₂,导致Node1下降速度比Node2的电压。当Node1和Node2到达的电压 ,纳米₄和纳米₅打开。因为Node1第一次到达 , 开始下降,也导致的下降速度慢下来。形成积极的反馈就变成了最后。的环路增益的正反馈循环

电压变化的整个过程如图9。

为了减少输入补偿电压和回扣噪声的影响,采用前置放大器,在图所示的体系结构10。前置放大器使用当前饥饿的技术(13)增加收益而不是使用共源共栅结构。小信号增益计算如下:

代表通过纳米电流比例系数₄或纳米₅,这决定了放大器的增益。旨在使闩如图的决议8达到0.5 lsb,放大器的增益至少需要

获得有关密切关注。根据分辨率的要求和工艺特点,采用三级运算放大器。

放大器本身拥有补偿电压,需要输入级的增益最大化。输入失调电压的最后两个阶段相当于输入时可以忽略。然而,偏置电压仍需要消除尽可能多的,这是描绘在图11。

放大器的工作包含两个阶段:重置阶段和放大阶段。在重置阶段,两个输入端子短共模电压通过开关当两个输出终端也短 。抵消存储在电容器的输出和 ,这是相反的输入偏移量:

放大器输入放大阶段时,开关连接不继续和输入信号和连接到放大器的输入。在这个时候,放大器的输出信号可以得到:

根据方程(30.),不包含的输出 ,这意味着补偿电压的影响消除。完整的比较器设计如图12,包括放大器、门闩、RS触发器。三级前置放大器放大输入信号,然后,迅速放大信号被StrongARM门闩相比。RS触发器的功能是输出结果的逻辑寄存器。

3.3。参考电压自校准算法

建议的体系结构采用两步按比例缩小的参考。解决两个参考电压 和 是 ,这对于设计是困难的。一参考电压的准确性是远离目标价值,SAR ADC的结果大大受到影响。参考电压自校准算法保证所需的精度。

该参考电压自校准算法是基于分裂电容线性芯片上的自校准方法提出的吉冈et al。14),这是正确的输出代码通过比较某些电容器和其他所有低电容。当特定的电容是符合其他所有低电容、校准完成。

结合上面的相关双采样电路技术和自校准方法,参考电压自校准算法和流程图如图13。

该算法包括两种模式。模式1提供相对准确的目标价值模式2代表值修正。两步过程中参考使用。参考电压和精确的电压,生成 或 DAC。的 或 在模式2是内部生成的电压,这是一个粗略的价值和需要纠正。

精确的电压和粗糙的电压通过ADC转换成数字代码。精确的电压和粗糙的电压之间的差异决定了计数器的作用。一旦等于零的区别,校准完成。如果差异不等于零,柜台将添加一个或- 1和DAC的输出将接近目标值。

电容器的 校准模式如图14当电容器组 校准模式如图15。工作原理是一样的,但输出的DAC 校准是有限的。微分ADC,单端电压才能达成 。如果降低电容器连接到的板块+ V_F/ 128,ADC将超过转换范围的结果,这是不准确的。

假设A / D转换的误差1 lsb,数字代码在模式1等于00000010000000时纠正 。如果提供了参考电压从一个相对较小的价值模式2,数字代码将继续00000010000000,这并不符合实际价值。然而,等于 ,这意味着校准完成。在这个过程中,参考电压自校准算法不承担这份工作,所以参考电压应该改变从一个较大的值的校准 都是一样的。

图16显示了时间块校准。PAT_BUS总线信号控制DAC的电容开关。系统加电时,信号RESETD重置数字电路和信号CAL_BEGIN跳跃高度,这意味着校准模块开始工作。A / D转换的时间是一样的SAR ADC。一个完整的校准周期包括2设置开关模式和2 A / D转换。一旦完成第二次转换,信号ADC_DONE将到一个很高的水平。相比两个转换的结果确定校准的状态。

如果校准结束,信号CAL_OK成为高水平,代表一个参考电压校准的工作已经完成了。如果两个引用的信号CLK_OKs很高水平,将完成整个校准和信号正常也会变成一个高水平。

4所示。实验结果

CMOS图像传感器是在180 nm CMOS工艺,制作的用于遥感。指的是电容阵列,选择了MIM电容器,有更好的匹配和更少的受到温度与他人相比。像素阵列 ,和像素间距 。芯片的摄影图所示17和芯片的布局图所示18,这是一致的。像素阵列放在芯片的中心而读出电路是放置在左右。整个芯片的面积 毫米²,像素数组占用的主要区域。

当涉及到SAR ADC,性能包含静态性能和动态性能。由于PGA和SAR ADC, SAR ADC的性能受到PGA和下面的陈述包括PGA的效果。静态性能如图19。黑暗+ 1.4/-0.25 LSB和INL + 1.1/-2.1 LSB,它反映了瞬态噪声。在150 k / s的采样速度,SAR ADC的信噪比和SFDR 71.72 dB和82.91 dB,分别,当输入信号的频率是33.3 kHz,如图所示20.。更重要的是,SAR ADC的THD -75.79 dB和SINAD 70.28 dB。为了验证提出的原型的稳定性能,八个芯片进行测试得到的数据,这是呈现在图21。SAR ADC的信噪比是68.78 ~ 71.71 dB从10.8 dB当第三位到11.3位,其性能相对稳定。单一SAR ADC消耗477.2华盛顿大学。

图22照片显示了被提议的CIS芯片,在可以认清的边缘学科。更重要的是,背景颜色的深度可以明确指出,这意味着CIS好好解决。的性能总结原型是列在表中2,包括SAR ADC、PGA和CIS。CIS的总能耗约为613兆瓦。

与之前的作品相比,表中描述3,本工作采用大的像素数组和SAR ADC的分辨率较高,没有复杂的校准和先进技术的帮助。提出了CIS芯片之间保持一个平衡,分辨率,和速度。

5。结论

14-bit完全微分SAR ADC PGA在独联体提出申请。摘要像素阵列的规模很大时,三方PGA用于样本同时增加速度。更重要的是,它还提供了三种类型的增益:3倍、4倍和6倍。考虑到复位和接触信号,固定偏差被添加到PGA,使输入信号均匀分布在积极和消极的方面。SAR ADC时,采用两步scaled-reference电压实现的目标14-bit A / D转换与7位互补电容器阵列,旨在减少的数量和电容器的面积。为了使参考电压的精度满足要求,参考电压自校准算法。在整个过程中,抵消和匹配精度需要考虑。通过完成上述设计,读出电路实现的目标函数,提出了CIS达到高分辨率遥感,验证在芯片制造。

数据可用性

使用的数据来支持本研究的发现可以从相应的作者。

的利益冲突

作者宣称没有利益冲突。

确认

这项工作得到了中国国家重点研发项目(2018 yfb0904900和2018 yfb0904902)。