文摘

提出了一种低噪声小面积24 GHz CMOS汽车防撞雷达传感器。这个传感器是基于直接变频脉冲雷达的体系结构。该电路是使用台积电0.13实现的μm RF(射频)互补金属氧化物半导体( GHz)技术,它是由一个1.5 V供应。这个电路使用输电线路减少总芯片尺寸,而不是真正的大电感输入和输出阻抗匹配。布局射频技术是用来减少寄生电容的乐队24 GHz。该传感器具有低成本和低功耗,因为它使用CMOS工艺实现。该传感器显示的最低噪音图2.9 dB和最高的转换增益为40.2 dB与最近报道的研究结果。它还显示小芯片大小为0.56毫米239.5 mW,功耗低,工作温度范围宽−40 + 125°C。

1。介绍

无线通信的快速发展导致了一个强大的动机对建立高性能SoC系统级芯片的硅。尤其是cmos电路实现它的低成本和高水平的集成。由于这些优势,日益增长的需求较大的带宽也追求cmos电路走向更高频率(1- - - - - -4]。最近的工作表明这些电路作为一个有前途的技术用于构建高性能RF(射频)电路应用高于20 GHz (5- - - - - -8]。这些系统应用以上20 GHz包含无线传感器网络,各种便携式产品、汽车防撞雷达、无线本地网络,LMDS(本地多点分布服务),rti(实时交通信息系统),和其他ISM波段的应用程序。最重要的是,汽车防撞雷达使用24 GHz乐队提供了预碰撞检测和碰撞等安全功能。最著名的汽车公司和供应商已经致力于下一代汽车的发展被称为ASV(先进安全车辆)。雷达ACC(自主巡航控制)在77 GHz从梅赛德斯-奔驰在1999年首次引入是广泛使用在许多高和中期类汽车模型。在过去的15年里,硅基24 GHz短程汽车雷达已被工业和学术界研究[5,6]。因此,新一代雷达很可能被要求支持24 GHz乐队兼容性和较低的总成本5- - - - - -9]。

在本文中,我们提出一个低噪声和小面积24 GHz汽车雷达接收机。该电路是使用台积电0.13制作的μ射频CMOS ( GHz)技术。电路是由一个1.5 V供应。它被设计使用一个直接变频方案来简化整个系统的复杂性。特别是减少总芯片尺寸,而不是真正的大电感,输电线路。我们独特的布局技术用于24 GHz射频波段降低寄生电容。

2。雷达传感器原理

由于更高的定位精度和其窄带宽、调频连续波(FMCW)雷达基于定位技术通常用于汽车雷达系统(5]。FMCW信号是一个经典和著名的波形对许多不同的雷达应用程序(7]。通常描述的系统带宽 和啁啾持续时间命名 了唧唧,唧唧如图1(一)。信号传输时,雷达回波信号是由瞬时载波频率,直接降频转换器 和 。这些都是上上唧唧,唧唧喳喳的跳动频率,分别如图1 (b)(7]。

(一)
(一)
(b)
(b)
图1
FMCW雷达原理。

在这些情况下,相关方程表示为(1)[7]。考虑 在哪里 目标区间, 是光速, 是运动目标产生的多普勒频率, 是载波频率的波长。从(1),我们可以获得目标范围 和径向速度 由以下方程:

如果有另一个雷达操作相同的调制方案和相同的频带,会发生相互干扰。

3所示。提出了雷达传感器

3.1。提出了雷达传感器

该传感器是基于直接变频脉冲雷达体系结构如图2。雷达感官射频脉冲速度决定的脉冲重复频率(脉冲重复频率)。检测到一个物体的存在 通过相关反射脉冲发射脉冲的延迟版本。检测目标在一个广泛的0.1到50米,需要有一个广泛的可调延迟脉冲传输和传感器之间的相关性。最重要的是,获得更长时间范围和距离分辨率高,有必要将变量脉冲重复频率和脉冲宽度8]。为了满足这些需求,图中所示的CMOS基带脉冲发生器2可以生成脉冲宽度从100 ps 1 ns ( ),一个变量脉冲重复频率1 MHz 1 GHz ( )。的延迟 触发器可以从1调整ns至0.2μs ( 0.1),对应于50米雷达范围。50米可能足够的速度100公里/小时以下。的脉冲重复频率一代电路由100 MHz时钟参考合成器的输入。所需的1 GHz的时钟 触发生成来源于一个分频器输出的锁相环。输入脉冲发生器的控制位,一个芯片上的JTAG接口使用。


图2
提出的直接变频传感器。
3.2。每一块的设计提出了雷达传感器
3.2.1之上。低噪声放大器

图3显示了一个24 GHz两级共源共栅放大器(低噪声放大器)归纳变性。它是使用台积电0.13制作的μ米混合信号/射频CMOS工艺( GHz)。第二阶段的输出组合成LC滤波器,所以他们允许共享downconversion链的乐队。虽然只有一个路径是活动的,其他输入的干预可以降低宽带混合器。这个电路使用的输电线路 ~ 减少总芯片尺寸,而不是真正的大电感输入和输出阻抗匹配。它已经完全对称微分结构以改善放大器的线性度,减少射频噪声和不必要的波动变化。系列的输电线路 和 插入增加电压增益,和寄生电容的排水节点 和 利用振荡效应被最小化。 (或 ), (或 ), (或 )是用于制造在第一阶段输入阻抗匹配。的值 , , , , 进行了优化,使输入阻抗匹配在第二阶段。 和 插入排水地区提供稳定的直流的 和 。


图3
低噪声放大器24 GHz雷达传感器。

(表达的输入阻抗3)使用射频小信号等效电路推导出: 在哪里 是晶体管gate-to-source电容 和它的值是 。

方程(4)电压增益使用射频小信号等效电路推导出在第一阶段,和 (或 )是用来控制电压增益:

只考虑漏极电流噪声、NF(噪声图)中和放大器可以显示为 在哪里 源导纳, 是电源电阻, 是操作角频率 登机门是电容, 是技术过剩噪声参数, 漏源极(频道)电导在漏源极电压为零。

在一连串LNA、额外的common-gate晶体管贡献额外的噪音,导致整体NF 在哪里 , , 相应的参数级联的晶体管。

3.2.2。Downconversion混合器

混合器如图的核心4是一个双平衡吉尔伯特型混合器。也完全对称微分结构来提高线性电路,减少射频噪声和不必要的波动变化。射频输入适用于的大门 和 作为跨导放大器。这些放大器的线性度是提高使用源代码变性输电线路 和 我们看到,也调整输入阻抗的大门 和 改善LNA-mixer界面的阻抗匹配。 和 在马2直流偏置电流。


图4
Gilbert-cell downconversion混合器。

斩波函数的混合细胞来完成 来 微分LO和1.2 V峰(本地振荡器)信号。共源共栅放大器后微分混合细胞用于驱动50Ω负载。输入匹配是通过 和 。

3.2.3。压控振荡器

图5显示24 GHz VCO(压控振荡器)。该电路由一个1.5 V供应。这个电路的基本计划改变谐振器,它包含CMOS LC调谐电路使用24 GHz频段。也完全对称的方案来提高电路的线性度和减少射频噪声和不必要的波动变化。开关晶体管( 和 )被设计成操作目前有限的边界附近和voltage-limited地区减少功耗。特别是转谐振器包含晶体管的有源电感组成( , , , )和电流源( 和 )而不是真正的螺旋电感器来减少总芯片尺寸和功耗。该VCO还包含自给偏压控制电路( ~ )。诺过滤技术应用于降低相位噪声的晶体管 尾电流源。


图5
压控振荡器。
3.2.4。PGA(可编程增益放大器)

选择控制方法获得PGA设计至关重要。拟议的PGA与源退化电阻如图6。在差模完全对称结构,晶体管的来源 ~ 有一个相反的电压,当两个输入被插入到电路相反的阶段。放大器增益可以通过使用一个选择比变性或负载电阻。两边对称的结构有相同的价值与直流源节点,然后获得可调通过改变变性电阻器 gc(增益控制阶段)。获得更高的收益,变性总电阻的值必须降低,因此会导致得到错误的增量。因此,为了获得一个更精确的和更高的增益,提出了PGA包括收益source-degenerated微分对和一个额外的放大器的阶段。小信号增益差分方式表达的 在哪里 输出电阻。


图6
可编程增益放大器。
3.2.5。开关电容积分

拟议的SC(开关电容)积分器包含一些运算跨导放大器等基本构建块,电容,开关,和不重叠的时钟,如图7。积分器的实现完全微分配置最小化nonidealities PSRR等设备匹配和噪声耦合。输入采样阶段1 ( 和 )。在第二阶段中,采样电容的电荷转移, 集成电容器, 。与此同时,根据输出值,应用适当的DAC参考电平通过关闭标签切换 或 。积分器雇佣了底板抽样技术来最小化相互依赖电荷注入。这是通过延迟时钟 , , 。当开关 首先关闭,这些开关的电荷注入,一阶,独立于输入信号。因为其中一个板块是现在浮动,断开开关 不久,不引入电荷注入错误。


图7
完全微分开关电容积分器。

至少一对不重叠的时钟在SC电路是必不可少的。这些时钟确定电荷转移发生时,他们必须减少疏忽不重叠的丢失。见图8,不重叠的时钟参考两个逻辑运行在相同的频率信号。

(一)
(一)
(b)
(b)
图8
不重叠的时钟:时钟信号和(b)可能不重叠的时钟从一个时钟的电路实现。
3.2.6。布局问题

使用0.13台积电电路设计和制造μ米混合信号/射频CMOS工艺( GHz)。这个过程提供了六个金属层两层最高为0.8μ米厚的铜。这个雷达传感器使用输电线路减少总芯片尺寸,而不是真正的大电感,和唯一的电感器( 和 )在VCO如图5螺旋。保护垫在射频和港口。接地metal1下面垫防止信号的功率损失和噪音的产生与衬底电阻有关。地面环放置在每个晶体管最小距离减少衬底损耗。尽量减少寄生电容所有晶体管是由折叠结构设计(4,16- - - - - -19]。分离 被分配到LNA、搅拌机、VCO, PGA,积分器,偏压电路。大的芯片上的旁路电容放置之间 和地面。

表1总结了每个组件区域输电线路的雷达传感器。该传感器使用输电线路减少总模具大小,而不是真正的笨重的电感。放大器和混频器显示体积小的大约58%和67%相比传统电路,分别。核心单元的大小仅为0.75×0.50毫米2,芯片的大小是0.80×0.70毫米2包括一个大面积被广泛地响起,垫。

表1
比较每个组件的雷达传感器领域。

模具照片如图9。核心单元的大小是0.75×0.50毫米2,芯片的大小是0.80×0.70毫米2包括一个大面积被广泛地响起,垫。


图9
模具照片。

4所示。实验结果和讨论

输入和输出垫以GSG配置间距为150μm为放大器和每一块做晶圆级测试和网络分析仪使用探针台。这里使用的测量放大器已经代表2个测量。测量都是基于一个单独的放大器测试芯片。−20 dBm的力量应用于合成源端口1和端口2。我们应用0分贝衰减器的端口1和端口2。测量参数转化为电压增益和输入阻抗。

雷达探测传感器测试的输入、输出和LO港口。输入、输出和电源垫以GPG (ground-power-ground)和GSG (ground-signal-ground)配置的音高50μm执行包装水平测试。的力量和地面垫线焊到测试板。在射频的参数,如果端口测量使用惠普8722 d矢量网络分析仪,频谱是获得使用惠普8593 a频谱分析仪。

4.1。低噪声放大器

图10显示了输入阻抗、电压增益和噪声指数的LNA 23 ~ 26 GHz的频率范围。使用参数测量得到的结果,提取和计算使用(4)(6)和高频小信号等效模型。理想放大器的输入阻抗必须45 ~ 50Ω在操作频率。我们可以看到在图10提出了采用多次显示,非常接近外部设备测量和计算的结果。这个放大器也显示良好的阻抗匹配,输入阻抗的46Ω,高电压增益约39 dB,低噪声图2.86 dB的操作24 GHz的频率。

(一)
(一)
(b)
(b)
(c)
(c)
图10
性能结果作为频率的函数:(一)输入阻抗、电压增益(b)和(c)噪声图。

表2列表比较结果为两个不同的输入阻抗的测量技术( )、电压增益( ),NF(噪声图),输入回波损耗( ),输出信噪比( )。矢量网络分析仪测量设备和网络的传输和反射特征通过一个已知的被从合成源信号。反射装置反射系数等参数,回波损耗、电压驻波比,复数阻抗和传输参数,如插入损耗和增益使用仪器可以测量。良好的输入匹配,采用一定的输入阻抗近似50Ω。我们可以看到在桌子上2,该放大器显示,输入阻抗非常接近的结果,增益,噪声图,输入回波损耗和输出信噪比和计算。这些结果证实该放大器显示非常低的总体误差不到5%的重要参数在操作频率范围为23.0 ~ 25.5 GHz。

表2
比较结果为两种不同的测量。
4.2。Downconversion混合器

图(11日)显示了转换增益downconversion混频器的输出。图11 (b)显示了downconversion混频器的噪声图22.5 GHz 25.5 GHz的频率范围。提供高转换增益在操作频率,我们优化W/l的 和 ,我们也插入传输线 和 如图4。噪音图使用参数测量得到的结果,提取和计算使用高频小信号等效模型。可以用图表示的11提出了混合器显示非常接近外部设备测量和计算的结果。这种混合器也显示出优秀的操作频率的噪声指数为12.9 dB 24 GHz。该电路显示最高的转换增益为10.96 dB, IIP3 7.6 dBm, FoM(品质因数)为14.1 dB和4.1 mW的最小功耗和死亡0.1×0.1毫米大小2与最近报道的研究结果。它还显示输入回波损耗−−43.6 dB和LO-RF隔离的49.2 dB相比传统的研究成果,分别。

(一)
(一)
(b)
(b)
图11
搅拌机的性能:(a)转换增益和(b)噪声图。
4.3。压控振荡器

调谐电压特性、瞬态电压,傅里叶谱,压控振荡器的相位噪声图所示12。的结果图12 (b)相位噪声密切相关。如图12 (b),该振荡器几乎不失真波形显示在操作24 GHz的频率。这个结果验证该电路显示非常低的相位噪声。还测量了几个重要参数的振荡器。大约9%的振荡器显示测量结果在24 GHz功能处理量(频率调谐范围)和相位噪声约−1 MHz抵消96 dBc / Hz。5.5 mW的VCO还显示低功耗和非常小的死区为0.0425毫米2在操作频率相比传统的研究成果。

(一)
(一)
(b)
(b)
(c)
(c)
(d)
(d)
图12
VCO的性能:(a)调谐电压特点,(b)瞬态电压,(c)傅里叶谱和相位噪声(d)。
4.4。PGA(可编程增益放大器)

图13显示了建议的PGA瞬态电压。它的目的是通过提供收益40 dB和60分贝。结果显示平均价值从10倍的实验和时间内变化小于2%。这些值测量后40纳秒PGA的沉淀时间,以确保稳态值。如图13提出了PGA显示,可接受的值40 dB和60分贝。


图13
PGA的瞬态电压。
4.5。雷达传感器

传感器芯片性能是衡量使用同轴设置24 GHz。除了电路皮疹,原位探测也使得使用垫吸收作为设计的一部分。输入的测量脉冲宽度为7 GHz的全部带宽选择操作,和锁相环输出频率设置24 GHz频带的中心频率。24 GHz抽样振荡器输出直接测量。相对应的谱脉冲宽度约300 ps的24 GHz脉冲很容易测量。

完整的测量传感器的性能比较是总结表3。接收方相关函数是由不同的延迟 触发脉冲发生器。由于传感器面具的限制在24 GHz,需要集成多个脉冲提高信号噪声地板之上。这是在测量结果的表3连贯的集成,这显示积分器的输出之后的200次脉冲延时设置。1纳秒脉冲生成,对应一个12厘米高的距离分辨率,和100 ps的延迟是不同的步骤,对应2厘米精度范围。从这个比较,可以看出该CMOS接收机比较先进的实现和达到的最低噪音图2.9 dB报道到目前为止在k波段CMOS实现。提出雷达传感器显示的低噪声图2.9 dB和最高的转换增益约40 dB与最近报道的研究结果如表所示3。这个传感器也显示出非常小的芯片面积0.8×0.7毫米239.5 mW,功耗低,工作温度范围宽−40 + 125°C。

表3
24 GHz雷达传感器的性能比较。

5。结论

本文介绍了低噪声小面积24 GHz CMOS雷达传感器基于直接变频脉冲雷达的体系结构。该传感器使用0.13台积电是捏造的μ射频CMOS技术。为了减少芯片面积,输电线路,而不是真正的笨重的电感。布局射频技术被用来减少寄生电容在22 ~ 26 GHz的频率范围。该电路的低噪声图显示2.9 dB和最高的转换增益约40 dB与最近报道的研究结果。这个传感器也表现出非常小的芯片面积0.56毫米2和低功耗的39.5兆瓦。操作温度范围的测量结果进行了比较−40 + 125°C的实用的汽车。

相互竞争的利益

作者宣称没有利益冲突。

确认

釜庆国立大学进行了这项研究在研究园(PK-URP)产收敛研发项目的支持,这是由釜山大都会城市,韩国,这项研究受到了基础科学研究项目通过韩国国家研究基金会(NRF)由教育部(2015 r1d1a3a01015753)。