CMOS图像传感器芯片上的图像压缩:一个回顾和性能分析

文摘

对高分辨率的需求,具有综合图像处理功能的低功耗的传感装置,特别是压缩功能,正在增加。CMOS技术使图像传感和图像处理的集成,从而能够提高整个系统的性能。本文综述了当前状态的艺术在CMOS图像传感器芯片上的图像压缩。首先,单独的拍照单元组成的典型的传感系统和编码处理单元进行了综述,其次是系统集成焦平面压缩。本文还提供了一个彻底的新设计范式,在映像捕捉阶段中执行图像压缩存储之前,称为压缩收购。高性能的传感器系统近年来报道。性能分析和比较的报告设计提出了使用不同的设计范例。

1。介绍

图像传感器被发现在各种各样的应用程序中,如生物医学微系统、移动设备、个人电脑和摄像机(1]。由于图像分辨率和帧率不断增加,图像处理能力成为一个重要的考虑因素为静态图像和视频设备。压缩是一种最要求的处理步骤。然而,图像压缩是通过消除空间冗余,在视频设备,时间冗余可以用来进一步提高压缩性能。提出了不同的图像压缩算法和编码方案,如预测编码、基于离散余弦变换(DCT)——压缩算法(2- - - - - -4),和小波压缩算法5- - - - - -8]。国际委员会发布标准静态图像和视频编码方案,如联合摄影专家组(JPEG)标准系列9,10),H.26x (11)标准系列由国际电信联盟(ITU),出版和电影专家小组(MPEG)标准12)公布的国际标准化组织(ISO)和国际电工委员会(IEC)。

超大规模集成电路实现的图像/视频压缩标准已报告在文献[13- - - - - -15]。CMOS技术改善结果在CMOS图像传感器竞争的CCD图像传感器在许多应用程序中(16,17]。相应地,CMOS图像传感器的市场份额已经从1990年代后期迅速增加。CMOS技术使图像传感和图像处理的一体化,使CMOS图像传感器的最佳解决方案来提高整个系统的性能。在过去的几十年中,图像传感器集成不同的芯片上的压缩算法,如预测编码(18),小波图像处理(19),基于dct图像处理(20.),有条件的补充(21],SPIHT算法[22),和FBAR QTD处理(23已经开发出来。设计这样一个系统最简单的方式是使用sperate电路单元,实现不同的功能,如图像检测单元和编码处理单元。另一个选择是实现图像压缩到传感器阵列,这称为焦平面压缩。如果图像传感器系统集成了焦平面压缩,图像处理在焦平面附近执行像素值一旦被俘。高图像质量和高处理速度可以预计在这样一个系统。最近,一种新的设计模式被称为压缩收购(24]提出进行图像压缩在图像捕获阶段,移动图像处理阶段存储前阶段。它结合了图像获取与压缩,使降低片上存储的要求。

一些广泛使用的编码算法在部分首先回顾了2。部分3比较了不同的范式用于CMOS图像传感器的发展,集成芯片上的编码算法。这些设计范例包括图像传感器阵列集成off-array图像压缩处理器、图像传感器阵列集成焦平面压缩和compressive-acquisition图像传感器阵列在捕获阶段执行压缩处理。最后一节3一些高性能的系统报道,近年来也介绍,其次是审查设计之间的性能分析和比较。部分4总结了纸。

2。图像/视频压缩标准

2.1。仍然编码算法

图像压缩可以减少所需的数据量来表示一个数字图像通过消除数据冗余。可以分为有损压缩和无损压缩编码算法。

在有损编码,压缩比之间的权衡和重建图像质量。如果压缩引起的变形可以被容忍,压缩比的增加变得非常重要。有损编码算法可以在空间域或变换域(如频域)。一个经典有损编码方案损耗预测编码。使用有限位预测价值是量子化的。有不同的有效预测因子,如gradient-adjusted预测(差距)和自适应中值预测(地中海)。压缩图像的另一种方法是首先将图像映射到一组变换系数使用线性可逆变换,如傅里叶变换、离散余弦变换(DCT)变换(2- - - - - -4),或小波5- - - - - -8)变换。新获得的变换系数量化和编码。

无损压缩编码算法是无错的,广泛用于医学应用、卫星图像、业务文档压缩和摄影区因为损失是不可取的或禁止的任何信息。通常,压缩图像包含删除编码冗余或interpixel冗余,或两者兼而有之。压缩图像的最简单的方法是使用可变长编码方案减少编码冗余。可变长编码方案映射源符号变量的比特数。霍夫曼编码(25,26和算术编码27,28)都是著名的可变长编码策略。一个有效的方法来减少inter-pixel冗余是使用位平面编码方案。位平面编码方案,图像首先分解成一系列的二进制图像,然后一个二进制图像压缩的压缩算法,如行程长度编码方案和contour-tracing和编码方案。删除inter-pixel冗余的另一种方法是使用Lempel-Ziv-Welch (LZW)编码方案29日- - - - - -31日),与单一的代码替换字符串不需要任何先验知识的发生概率的符号。

为了确保可以正确解码,压缩图像的标准化图像压缩算法变得非常重要。联合摄影专家组委员会提出了基于dct的JPEG标准(9,10)和小波图像压缩标准JPEG 2000 (32- - - - - -36),分别在1992年和2000年。

2.2。视频编码方案

视频编码压缩的研究可以追溯到1980年代初。从那时起,国际电报电话咨询委员会(CCITT)和国际标准化组织(ISO)开始标准化的各种视频编码方案。后来,H.26x [37- - - - - -40)和mpeg 1 (41)/ mpeg - 2 (42)/ mpeg - 4 (43- - - - - -45发布和在各种视频设备和应用程序使用。新报道的视频编码方案,所谓的分布式视频编码(")46- - - - - -48],基于Slepian-Wolf [49)和Wyner-Ziv (50]定理在1970年代发表的信息理论。作为"提供了更好的压缩效率比广泛使用的标准,有许多研究近年来关注这一领域。

3所示。CMOS图像传感器芯片上的图像压缩

3.1。图像传感器与Off-Array图像压缩

在1990年代,利用CMOS技术的发展,CMOS图像传感器开始吸引设计师的关注。提高生产加工和使用消声技术降低CMOS图像传感器的噪声水平,使其与传统的CCD图像传感器。使用CMOS图像传感器,边缘图像处理电路可以很容易地集成传感器阵列。

3.1.1。典型的设计评审

一个典型的智能图像传感器系统实现的拍照设备和图像处理器独立的功能单元:一组像素传感器和一个off-array处理单元如图1。有源像素传感器(APS)阵列被广泛用于将光强度转换成模拟信号。标准APS架构包括一个光电二极管,转会大门,大门,重置选择门和源跟随器读出晶体管。重置门重置光电二极管在每个捕获阶段的开始。源跟随器隔离数据总线的光电二极管。模拟信号从传感器阵列以原始像素值进行进一步的图像处理。不同的设计已报告在文献中实现不同的压缩算法off-array处理器。

在[18,51- - - - - -54),预测编码方案中实现off-array列级处理器。预测编码是一个非常有用的图像处理方案和较低的计算复杂度。它消除了相邻像素之间的相关性。最简单的无损的预测编码方案,gradient-adjusted预测(GAP)与图像传感器阵列集成首次提出在51]。上的平均值和左边的邻居被用作预测像素的值。像素在第一行和第一列不预测。analog-predictive电路用于计算预测像素值和预测值之间的预测误差和原始价值。更复杂的版本使用加权之和上差距,左,左上,右上邻近像素实现(52]。在[18,53),自适应中值预测(预测)是实现off-array逻辑,预测像素值使用上面的像素值(表示),左边像素值(表示),左上角(表示像素值),用 整个系统的架构如图2。进行像素级电容器用于缓冲进一步处理之前捕获的原始像素值。在宣读一个像素差分放大器,在analog-predictor集成电路,减去photo-generated电压的复位电压,以减少像素偏移fixed-patten噪音。模拟原始像素值和模拟预测值转换成数字值列级斜坡A / D转换器。数字计数器斜坡的A / D转换也用于生成Golomb-Rice代码通过计算总时间计数器溢出计数范围(0到)。测试结果表明压缩比可以达到1.5左右,这是与无损压缩标准。

在[55),作者提出了一个集成的图像传感和小波图像处理。整个传感器阵列由APSs,每集一个光电二极管、重置晶体管和源跟随器。相关双采样(CDS)电路是用于每一列减少固定图形噪声红外系统),像素KTC噪声和1 / f噪声。哈尔变换所需的迭代,整个原始图像被分成块。只需要加法器和减法器处理元素在每一列平行基本哈尔变换单元电路完成哈尔变换。行像素值从列CDS读出电路和一个拷贝的值是在两个并联电容器缓冲。哈尔变换的计算是由开关和电容器。通过集成图像处理,期间需要改变通信的数据量减少。这种改进的性能非常重要,高分辨率和高的帧速率图像传感、以及对权力制约和带宽受限的设备。

高通量与off-array图像传感器集成图像压缩已报告在56,57]。在[56),一个CMOS图像传感器集成在一起2 d Haar小波编码算法提出了。1.4通用汽车金融服务公司(每秒千兆乘积累操作)吞吐量的SVGA成像分辨率实现,而在57),4 gmac吞吐量1080高清电视我决议是通过使用一个图像传感器集成收发器DCT处理。两个提议设计混合信号CMOS图像传感器,这两个模拟和数字设计技术的优势如图3。的组合加权空间平均和过采样量化进行了在一个转换周期调制ADC支持实时焦平面处理。虽然数字逻辑的实现使数字输出精度高。

3.1.2。图像传感器阵列读出效率

CMOS传感器使用初,设计师们倾向于把图像捕获设备和图像处理单元读出两个独立单元连接的接口,使扫描的一排一排的模拟原始传感器阵列的像素值。但是后来,嵌入进行像素级控制逻辑及相应off-array读出电路变成一个更好的选择在这样一个系统设计,因为它可以极大地提高进一步图像压缩处理的效率。

在[58),一个CMOS块矩阵变换图像架构(MATIA)作为JPEG压缩的前端设计如图4。一个大的挑战共源共栅运算放大器用于像素读出,以及对当前测量编程浮动盖茨在接下来的处理单元。浮栅的矩阵系数是使用数组存储电路,每个单元的多晶硅栅二氧化硅包围。浮置栅极上的电荷可以永久包围二氧化硅提供高质量绝缘体。电流电压的列(- - - - - -)转换器连接到浮栅阵列的各自的电流偏置电压转换矩阵向量乘法。当前模式微分向量矩阵乘法器(VMM)是用于执行矩阵向量乘法,而不是传统的电压实现,因为VMM处理速度高,低功耗,高线性度。利用可编程性建议的体系结构的二维(2 d)转换或过滤操作在整个图像,可以执行或在子图象块矩阵运算。不同的块变换可以实现,如DCT、离散正弦变换(DST),哈尔变换。它可以扩展到不同的应用程序,包括运动估计,从立体深度计算,空间或时间压缩和过滤。在[58),2 d DCT和哈尔变换进行MATIA为例,在两个例子中,使用元素的块大小。

最近出版的作品综合小波off-array处理器(19,59),两个电容器在进行像素级存储实现复位电压和集成光电流后续多个采样处理如图5。作为非破坏性读出用于读出接口,一个非常有趣的特性的像素结构是空间图像处理以及可用时间基于帧差图像处理计算。提出了由工作APS数组。基于列的处理元素是用于执行块矩阵变换在读出像素值表示 这需要pixelwise签署了乘法和cross-pixel加法处理,将在混合信号集成电路领域进行基于列的逻辑电路。基于列的单元电路由一个标志,一个二进制模拟乘法器,一个蓄电池,用模拟到数字转换器(MADCs)。一个开关矩阵的分块矩阵的系数值二进制模拟乘法器和相应的标志位的标志单元和将这些信号发送到二进制模拟乘法器。MADCs用于乘以读出像素值与相应的数字卷积变换系数。提出的计算验证了传感器阵列的功能芯片上哈雾基于离散小波变换(DWT),图像压缩。变换结果相比,一个阈值在数据传输之前。变换结果小于阈值过滤掉。

文献[60]报道高速(> 1000 fps) CMOS图像传感器的分辨率DCT处理器集成在一起。为了实现高处理速度,实现全球电子百叶窗进行像素级采样保持功能单元如图6。原始像素值读出和数字化成10位数字信号并行ADC行,行。10位数字像素值在输入缓冲区内存缓冲和重新安排发送图像压缩处理的数组元素(ICPE)。2 d DCT量化,锯齿形扫描、icp和霍夫曼编码。在DCT处理,使用基本块大小而不是常用的DCT基本块大小,减少内积计算。实验结果表明,对于一个图像传感器阵列,可以实现3000 fps下一个操作频率为16.8 MHz。帧率可以高达8500 fps如果使用频率为47.6 MHz操作。因此,建议的体系结构,3000 fps M-pixel,数字图像传感器可以实现下一个操作53 MHz的频率。

相比,一个接一个地读出,更有效的方法是基于块的读出原始像素数据准备进一步基于块的变换。在[61年),传感器阵列分为块元素的块大小的余弦系数矩阵中使用以下模拟二维DCT处理单元和随后的模拟-数字转换器/数字转换器(ADC / Q)。原始像素读取数据值从传感器阵列圆块的块在一次读出。在读出阶段有两个阶段。在第一阶段,连续前端放大器和一个完全差动放大器的信号电荷转换成电压使用100 fF电容和电压范围转移到适用于后续信号处理。基于开关电容放大器设计技术。在第二阶段,cd方案进行减少1 / f噪声和补偿电压偏差。2 d基于dct压缩算法实现的off-array处理器如图7压缩的原始捕获的像素值(20.,62年,63年]。2 d DCT使用模拟1 d DCT处理器执行。1 d DCT处理器由32个乘法系数和32的增加和开关控制逻辑进行加权求和。8行读出和计算一次。中间结果存储在一个模拟记忆,每一个都包含4个开关和2个电容器。1 d DCT是由2个时钟周期。因此,它需要32个时钟周期完成一个2 d DCT计算。9-bit ADC与微分非线性(黑暗)小于0.5的最低有效位(LSB)是用于数字化和数字转换模拟二维DCT的结果为了保持高PSNR(超过40 dB)。可变长度编码利用,进一步去除数据冗余传输之前。整个传感器阵列由有源像素传感器(APSs)。并行处理的优势,操作频率只有62 kHz 30 fps。

在[64年),传感器阵列集成支持三种不同的处理模式,整体强度模式(i - mode),空间对比模式(c模式)和时间差异模式(T-mode),在读出阶段使用进行像素级控制单元。只有11晶体管所需时间冗余删除。进行像素级电容器用于缓冲生获取像素值或值从一个选定的邻居。“赢者通吃”(WTA)和loser-takes-all (LTA)电路是用来找出最聪明和最黑暗的像素值在一些选定的候选人。i - mode下,捕获原始像素值,最大和最小4相邻像素之间差值可以计算在off-array列c模式下基于电路。T-mode之下,在相邻帧的像素值之间的差值计算实时读出阶段。所有三种模式的实现进行像素级处理器进行像素级开关控制的。

3.1.3。高性能Compression-Processor设计

事实上,off-array处理器的性能的关键因素之一,影响整个系统的性能。高性能off-array处理器设计已经在文献中报道。

在[65年),提出了一个数字DCT处理器,其中一个变量阈值电压用于减少开销可以忽略不计的有功功率消耗速度、待机功耗和芯片面积的2 d DCT处理核心与HDTA-resolution便携设备视频压缩和解压缩。比较报告的设计(61年]与[65年在[],功耗报告61年]只有大约一半的电力消耗报告(65年]。

在[66年),低功耗,提出了实时JPEG编码器的分辨率。八个不同的可选输出决议提出系统是可用的。缓冲区被用作一个接口之间的CMOS图像传感器和编码器,宣读和重新排列原始捕获的传感器阵列的像素值。报道JPEG编码器完全符合JPEG标准,包括DCT量化器,行程长度编码,霍夫曼编码,封隔器单元。DCT处理元素提出了由三级管道处理单元工作。在第一个层面上,原始像素值读出,而算术分布和DCT系数进行第二代和第三级单位,分别。实验结果表明,最高15 fps实现输出分辨率(),而达到30帧低分辨率()。

2000年,飞利浦国家研究实验室开发了一种转置开关矩阵内存(TSMM)来减少功耗芯片图像压缩处理的块级别上需要沟通。这是通过提高数据访问效率和内存利用率。拟议中的TSMM高度并行中使用单片机CMOS传感器处理器,Xetal [67年),执行JPEG压缩视频速度(30 fps)解决(68年]。Xetal是一个单指令多数据(SIMD)进行像素级图像处理线性处理数组。640年adc用于数字化模拟值。320年进行的递归块DCT off-array处理元素(PEs), 80年TSMM单位和嵌入式40行的内存如图8。TSMM旨在促进Xetal块级处理机间通信,以便执行DCT或JPEG。它由一个矩阵使用开关可以用来访问寄存器,水平和垂直的公交车。TSMM简化了实现的灵活性databus控制换位的DCT系数和锯齿形输出扫描。

在[69年超大规模集成电路),小波图像压缩。在拟议的架构中,有四个主要的处理元素:(i)数据格式转换处理元素,它将来自BAYER-RGB格式的原始像素值转换成BAYER-YY格式;(2)小波transformunit,进行一维小波变换第一行,然后在列;(3)一个二进制自适应量化器,对小波变换系数;(iv)一个重要系数金字塔编码器,这进一步降低了编码冗余。测试结果表明,操作频率下25兆赫,处理1.5像素/秒的速度。彩色图像的分辨率可以被压缩在1秒内如果更快的芯片上的内存可用。

3.2。图像传感器与焦平面图像压缩

然而,大多数标准的压缩算法的计算复杂度仍然很高,比如在前面提到的这些小节。而图像分辨率和帧率不断增加,处理时间变成了高速传感器设计的瓶颈。为了提高处理速度,进行像素级处理器是用于实现数组中的并行处理。

3.2.1之上。APS和焦平面阵列压缩处理器

事实上,早在1997年,成像系统与并行数组处理集成电路被报道在21,70年]。计算图像传感器在拟议的工作,探讨了并行图像信号通过整合条件补充算法的本质,进行像素级视频压缩方案,消除时间冗余的连续帧之间像素。如图9在每个像素,原始捕获像素值是首先存储在电容器中。进行像素级差分放大器用于比较捕获的新值的像素值的前一帧缓冲在另一个电容器。只有激活像素读出,新捕获的像素值之间的差异和先前捕获的像素值大于一个阈值。分析(21)表明,帧速率越高,较低的有源像素传感器阵列的百分比。帧之间的差异造成的运动更少而使用更高的帧速率。阈值和帧速率实时调整,以便激活像素读出的总数为一帧几乎是一个常数。5:内压缩比可以实现1到10:1没有显著恶化的视频质量较低的运动活动。显示不同的方法编码视频流激活像素地址比较(21]。在[71年),基于传感器,压缩架构,作者进一步实现off-array编码方案(70年,71年]。

图像传感器集成类似进行像素级处理元素去除时间冗余在文献中已被广泛报道。在[72年,73年),视觉传感器集成进行像素级处理器可以异步帧之间应对变化的事件。的像素结构结合了一个活跃的连续时间对数光电传感器和一个相配的山顶的开关电容放大器。一旦改变光照强度超过一个阈值时,将发出请求。Off-array address-event表示(AER)处理器将如何应对这些异步请求。在[74年),进行像素级处理器是嵌入到APS数组。两个电容器用于缓冲新帧的像素值和前一帧,分别。两个缓冲像素值之间的差值与阈值在读出阶段。在[75年),QVGA分辨率的传感器阵列完整无损的时间压缩提出了。只有像素用一个新的捕获价值不同于前一个将采样,导致减少功耗、带宽和内存需求。改变探测器进行像素级电路实现执行提出了处理。

参考文献(22,76年- - - - - -80年)提出了APS数组集成进行像素级并行预测图像分解算法和设置分区分层树(SPIHT)编码方案。该预测方案使图像分解计算复杂度较低,而相比之下,标准小波算法详细(77年]。在每个块,除了左上角,所有像素值的预测值计算加权求和的邻近像素值。提出prediction-decomposition算法执行并行进行像素级电路,使更高的帧速率为声称在80年]。进行像素级charge-based计算电路由比较器、电容器和控制逻辑电路(完全13个晶体管和四个电容器在每个像素)如图10。需要四个不同的像素一级预测。电容器用于缓冲区当前剩余像素值计算和缓冲区附近的像素值预测分解处理。对于一个水平图像组成,原始像素值必须被记录下来。可以找到更多细节的付费计算电路(76年,78年]。分析了计算误差引起的寄生参数(22]。估计系数获得九次能带的灰色梯度测试图像和测试之外的像素建立传感器阵列显示为不同的部分波段系数是一致的和接近的近似理论价值。计算错误的另一个主要来源是由电荷注入引起的错误。后者可以最小化,提高预测精度。为了进一步提高传感器阵列的性能,CDS是用来减少红外系统固有的不匹配的阈值电压。提出了预测的线性分解方案使剩余计算的集成电路在信号路径的cd函数。

3.2.2。DPS阵列综合压缩处理器

在不同体系结构的CMOS图像传感器,数字像素传感器(DPS)是最近提出的架构81年- - - - - -85年]。它集成了大规模并行转换和提供数字读出电路,这将很容易实现并行处理。更高的处理速度可以预期在使用DPS收购芯片上的原始像素值编码处理。

参考文献(23,86年)提出了一个DPS阵列传感器集成在一起的芯片上的自适应量化方案基于快速边界适应规则(FBAR)和微分脉冲编码调制(DPCM)过程中紧随其后的是一个在线象限Tree-Decomposition (QTD)处理。整个传感器阵列是在两个不同的阶段:集成阶段和读出的阶段。如图11从复位操作,集成阶段开始,在此期间光电二极管的电压是停了下来和全局计数器重置为所有在同一时间。重置后,光电二极管的电压是排放比例光照强度,与此同时,全局计数器开始计数。一旦光电二极管的电压达到一个参考电压值,全局计数器的计数的结果将写入一个进行像素级内存作为数字化原始捕获的像素值。在读出阶段,传感器阵列作为矩阵的8位记忆。off-array逻辑,树的压缩是由建筑multihierarchical层对应于一个象限使用希尔伯特扫描。利用希尔伯特扫描方案,自适应量化器的存储要求降低,希尔伯特扫描方案使空间连续性,而扫描图像象限。原始像素值量化的一种自适应量化器设计基于FBAR。FABR最小化了th幂律失真,这是最常用的失真测量方案。拟议的工作的一个有趣特性是FBAR算法进行使用DPCM预测错误而不是像素本身,导致压缩动态范围。

3.3。压缩采集图像传感器

在上述应用中,图像是第一次收购,然后压缩。原始像素数据值在读出阶段缓冲off-array存储或直接缓冲到数组中存储之前被压缩,导致一个非常高的存储要求。在[24),一个新的压缩收购的概念最近提出了在线执行压缩在图像捕获阶段,之前存储阶段。这种方法的设计范式转变传统:捕捉商店压缩到新提议:捕获压缩存储如图12。本文说明了这样一个新设计的潜在优势范式即:(i)减少硅面积所需的DPS,(2)减少片上存储的要求,和(3)压缩处理集成在像素数组,使并行处理的概念。压缩收购背后的基本想法CMOS图像传感器是将图像捕获的图像压缩处理,以减少片上存储的要求。显然有一个权衡降低存储要求,进行像素级电路设计的复杂性。关键问题影响这种方法的成功是否可以简化压缩处理,使一个强大而简单的像素的设计。

不同的压缩算法,适合于集成压收购提出了CMOS图像传感器。在[24),一个基于块的压缩算法,可以在进行像素级非常有限的硬件实现复杂度,因此硅的区域提出了有限的开销。整个数字像素的传感器阵列传感器分为块。在每个块中,最亮的原始像素值记录在块级内存。像素值之间的差值和最亮的像素值在同一块在映像捕捉阶段和量化计算。只有量化的微分值被记录,而不是8位原始像素值。

在[87年),在线1比特预测编码算法利用希尔伯特扫描方案,提出了可以在进行像素级电路实现。相比传统的DPS,集成的8位进行像素级的内存,建议的体系结构可以减少一半以上的硅区域采样和存储像素之间的差值和预测,以压缩动态范围有限,因此要求精度。为了进一步提高重建图像质量,希尔伯特扫描读出像素值,而不是使用传统的光栅扫描。希尔伯特扫描路径都是由硬件线连接在不增加电路的复杂性传感器阵列。重置像素插入扫描路径来克服固有的误差累积问题的预测编码。

在[88年),一个在线压缩算法压缩获取CMOS图像传感器消除空间冗余的抽样选择像素值而不是整个传感器阵列中的所有像素值。基于块的执行部门对整个传感器阵列。在每一块,原始像素值重新排序后被俘。只有最聪明和最黑暗的像素采样和存储在块级的记忆。在image-reconstructing阶段,不同的块模型分析的基础上构建相邻块之间的关系。利用DPS的特性,可以实现在线排序过程在进行像素级电路具有非常低的开销。

在[89年),压缩收购CMOS图像传感器的概念扩展到时间域。一个高效的内部和帧间compressive-acquisition方案消除了空间和时间冗余存储之前提出。整个传感器阵列分为象限,即亮的像素值在每个象限被选中作为一个象限值代表象限。数组的引用是建立跟踪象限值不同的帧之间变化。参考阵列由off-array判断逻辑自适应更新后获取一帧。指的背景与nonbackground分类结果之间的比较结果引用数组和矩阵的所有象限值是用来消除数据冗余传输之前。

3.4。性能分析和比较

图像传感器和集成芯片上的图像压缩具有高分辨率、高通量,高的帧率,或低功耗,近年来提出了。报告的芯片(58)整合JPEG加工操作阈下域启用非常低功耗(80μW /帧)。1.4通用汽车金融服务公司(每秒千兆乘积累操作)吞吐量的SVGA成像分辨率实现在56],在[57),4 gmac吞吐量1080高清电视我决议是通过使用一个图像传感器集成收发器DCT处理。在[22),3000 fps的帧速率可以实现能耗为0.25兆瓦。

表1比较上面所引的的功能设计。传统设计模式实现了图像像素传感器和编码处理器作为两个独立的功能单元连接的off-array scan-based读出接口。通常,更多的复杂性标准压缩算法可以实现在一个off-array处理器,导致更高的重建图像的质量。PSNR值高于30 dB可以很容易地实现如表所示。使用不同的体系结构A / D转换器的设计而在表2。

然而,传统scan-based读出电路的体积限制,可以读出数据。而与每个新一代图像传感器,图像分辨率和帧率不断增加,如表中所示3。研究了CMOS图像传感器集成进行像素级处理器解决这个问题(22- - - - - -24,70年,73年]。焦平面压缩处理可以实现在模拟域(22,70年,72年),或数字域(23,24]。更高的处理速度可以预期通过使用焦平面的处理器。在[22),进行像素级charge-based计算电路用于执行prediction-decomposition算法。提出了系统的处理速度可以高达3000帧/秒。然而,由于在进行像素级处理器处理能力的限制,表现减少重建图像质量的处理进行像素级的处理器。图像传感器阵列集成进行像素级并行处理器使处理速度高达10000 fps也被报告为(90年]。

使用数字领域处理器,一个更小的像素大小通常可以预期,在进行像素级电路不需要电容器。然而,通过使用进行像素级电路引入的噪声压缩处理器焦平面的处理一直是一个大缺点。总的来说,暗电流流过光敏装置的泄漏,即使在没有光子进入设备,噪音会导致红外系统和时间。转换活动,由于嵌入式像素级处理器,可以导致更高的衬底噪声在光敏装置附近。因此,时间的增加噪声与切换活动可能的结果。然而,这可以被最小化切换期间禁止集成周期。

4所示。结论

压缩是最要求的图像处理任务。CMOS技术使传感器和图像处理的集成,是一个非常有趣的和有前途的技术为未来的图像系统。审查的最先进的芯片上的图像压缩与CMOS图像传感器提供了集成。本文开始从传统建筑中图像捕获设备和图像压缩处理器实现读出在单独的单元连接的接口。图像传感器阵列集成的体系结构以数组进行像素级处理器是用于提高整个系统的性能。然而,图像总是首先获得,然后量化和压缩。新的设计模式被称为压缩收购也综述显示一个有趣的概念,执行压缩处理在存储之前捕获阶段阶段,从而减少在数组存储要求可预期。最近提议图像传感器集成与芯片上的图像压缩处理高绩效、高分辨率、高吞吐量、高帧率,低功耗,本文综述了。

CMOS图像传感器的发展,芯片上的图像压缩一直是非常快的在过去的十年。随着图像分辨率不断增加,对每一帧的数据量提高,导致有效的压缩处理能力的要求或更高的吞吐能力。此外,图像传感器广泛应用于消费电子应用程序,其中大多数是电池供电,低功耗功能现在图像传感器设计中是非常重要的。我们相信,在不久的将来,CMOS图像传感器的性能与芯片上集成图像压缩将使以满足现代成像系统的要求。

确认

作者要感谢Berin马提尼先生和马修法律对他们有用的建议和讨论。这项工作是支持的资助香港研究资助委员会(RGC) CERG格兰特参考编号610509年。

引用

1. a . El Gamal和h . Eltoukhy“CMOS图像传感器,”IEEE电路和设备杂志,21卷,不。3、6 20,2005页。视图:出版商的网站|谷歌学术搜索
2. n·艾哈迈德,t . Natarajan和k·r·拉奥“离散余弦transfom”,IEEE计算机,23卷,不。1,第93 - 90页,1974。视图:谷歌学术搜索
3. r . c .控制和j·d·吉布森“二维DCT系数的分布图像,”IEEE通信没有,卷。31日。6,835 - 839年,1983页。视图:谷歌学术搜索
4. 英国玫瑰,a·海曼,汀斯坦,“DCT / DST alternate-transform图像编码,”IEEE通信,38卷,不。1,第101 - 94页,1990。视图:谷歌学术搜索
5. r·威尔逊,“小波?“在IEE讨论会在小波变换在图像处理中的应用,页1/1-1/6,伦敦,英国,1993年。视图:谷歌学术搜索
6. 大肠Cetin和o . n . Gerek“块小波变换图像编码,”IEEE电路和系统视频技术,3卷,不。6,433 - 435年,1993页。视图:出版商的网站|谷歌学术搜索
7. d .公园和m。李,“基于最佳小波包图像压缩基地。”IEEE消费类电子产品,40卷,不。3、527 - 537年,1994页。视图:谷歌学术搜索
8. l·h·克罗夫特和j·a·罗宾逊,“子带图像编码使用分水岭和水道的小波变换,“IEEE图像处理,3卷,不。6,759 - 772年,1994页。视图:出版商的网站|谷歌学术搜索
9. w . Pennebaker和j·米切尔,JPEG静态图像数据压缩标准Van Nostrand,纽约,纽约,美国,1993年。
10. ISO / IEC 14495 - 1:1999,“信息Technology-Lossless仍然连续色调图像和Near-Lossless压缩:基线[S],“1999年12月。视图:谷歌学术搜索
11. t . Wiegand g·j·沙利文,g . Bjøntegaard和a . Luthra”概述h / AVC视频编码标准,“IEEE电路和系统视频技术,13卷,不。7,560 - 576年,2003页。视图:出版商的网站|谷歌学术搜索
12. Le Gall d . j .,“MPEG(电影专家小组)视频压缩算法:一个评论,”图像处理算法和技术卷,1452学报学报圣何塞,页444 - 457年,加州,美国,1991年2月。视图:出版商的网站|谷歌学术搜索
13. B.-F。吴,张炳扬。林”,节约内存架构JPEG 2000协处理器与大型瓷砖图像,”IEEE电路和系统II,53卷,不。4、304 - 308年,2006页。视图:出版商的网站|谷歌学术搜索
14. y李和m . Bayoumi JPEG 2000 EBCOT, VLSI架构”学报40艾斯洛玛尔会议信号,系统,和电脑(ACSSC 06年),第911 - 907页,2006年的10月。视图:出版商的网站|谷歌学术搜索
15. n . l . Liu, h·孟l . Zhang z . Wang和h·陈,“如JPEG2000编码VLSI架构,”IEEE固态电路杂志》上,39卷,不。11日,第2040 - 2032页,2004年。视图:出版商的网站|谷歌学术搜索
16. d . Litwiller CCD和CMOS:事实和虚构,“光学光谱,35卷,不。1,第158 - 154页,2001。视图:谷歌学术搜索
17. b·s·卡尔森”比较现代CCD和CMOS图像传感器技术和低分辨率成像系统”学报第一IEEE国际会议上传感器(传感器02),1卷,第176 - 171页,2002年6月。视图:谷歌学术搜索
18. w·d·Leon-Salas s Balkir k . Sayood n . Schemm m·w·霍夫曼,”一个CMOS成像焦平面压缩使用预测编码,“IEEE固态电路杂志》上,42卷,不。11日,第2572 - 2555页,2007年。视图:出版商的网站|谷歌学术搜索
19. a . Nilchi j·阿齐兹,r . Genov“焦平面algorithmically-multiplying CMOS计算图像传感器,”IEEE固态电路杂志》上,44卷,不。6,1829 - 1839年,2009页。视图:出版商的网站|谷歌学术搜索
20. s . Kawahito m .吉田m .佐佐木et al .,”一个CMOS图像传感器和模拟二维基于dct压缩电路的单芯片的摄像头,“IEEE固态电路杂志》上,32卷,不。12日,第2040 - 2030页,1997年。视图:谷歌学术搜索
21. 郎k Aizawa, h . Ohno y Egi et al .,“传感器图像压缩。”IEEE电路和系统视频技术,7卷,不。3、543 - 548年,1997页。视图:谷歌学术搜索
22. z林·m·w·霍夫曼,n . Schemm w·d·Leon-Salas和s . Balkir”为多层焦平面CMOS图像传感器图像分解,“IEEE电路和系统,55卷,不。9日,第2572 - 2561页,2008年。视图:出版商的网站|谷歌学术搜索
23. 陈,A Bermak y王,“与芯片上的CMOS图像传感器的图像压缩基于预测边界适应和无记忆QTD算法,”IEEE超大规模集成电路(VLSI)系统,没有。99年1 - 10,2010页。视图:出版商的网站|谷歌学术搜索
24. 张m和a . Bermak”压收购CMOS图像传感器:算法的硬件实现中,“IEEE超大规模集成电路(VLSI)系统,18卷,不。3、490 - 500年,2009页。视图:出版商的网站|谷歌学术搜索
25. d·A·霍夫曼“minimum-redundancy建设规范的方法。”《愤怒,40卷,不。9日,第1101 - 1098页,1952年。视图:谷歌学术搜索
26. j·亚伯拉罕”,无损的源编码,代码和解析树”《国际会议上压缩和序列的复杂性1997年6月,页145 - 171。视图:谷歌学术搜索
27. p·g·霍华德和j·s·维特“算术编码进行数据压缩,”IEEE学报》,卷82,不。6,857 - 865年,1994页。视图:出版商的网站|谷歌学术搜索
28. a•莫法特·r·尼尔,即h·威滕“算术编码重新审视,”程序5日数据压缩会议(DCC的95)1995年3月,页202 - 211。视图:谷歌学术搜索
29. a . Lempel和j·齐夫“有限序列的复杂性。”IEEE信息理论,22卷,不。1,第81 - 75页,1976。视图:谷歌学术搜索
30. j·齐夫和A . Lempel“通用顺序数据压缩的算法,IEEE信息理论,23卷,不。3、337 - 343年,1977页。视图:谷歌学术搜索
31. j·齐夫和a . Lempel“个人通过浮动利率序列编码,压缩”IEEE信息理论,24卷,不。5,530 - 536年,1978页。视图:谷歌学术搜索
32. ISO / IEC JTCl / SC29 WG1 N505,“呼吁捐款JPEG 2000 (JTC 1.29.14, 15444):图像编码系统,”1997年3月。视图:谷歌学术搜索
33. ISO / IEC JTCl / SC29 WG11 N390R,“新工作项:JPEG 2000图像编码系统,”1997年3月。视图:谷歌学术搜索
34. c . Christopoulos。”,如JPEG2000验证模型8.0(技术说明),“ISO / IEC JTC1 / SC29 / WGI N1822, 2000年7月。视图:谷歌学术搜索
35. m . Boliek c Christopoulos大肠Majani,“如JPEG2000第一部分最后Drafi国际标准,”(ISO / IEC 15444 - 1)外国直接投资,ISO / IEC JTC1 / SC29 WG1 N1855, 2000年8月。视图:谷歌学术搜索
36. c . Christopoulos”如jpeg2000静态图像编码系统:概述,“IEEE消费类电子产品,46卷,不。4、1103 - 1127年,2000页。视图:谷歌学术搜索
37. 视听服务的“视频编解码器$p\times \mathrm{64年}$kbit = s ITU-T推荐H.261,版本1,“ITU-T ITU-T推荐H.261版本1,1990。视图:谷歌学术搜索
38. “通用编码的图片和相关的音频信息记者2:视频、“ITU-T和ISO / IEC JTC 1, ITU-T推荐H.262 13和ISO / IEC 818 - 2 (mpeg - 2), 1994。视图:谷歌学术搜索
39. “低比特率通信,视频编码”ITU-T, ITU-T建议h .版本1,1995。视图:谷歌学术搜索
40. “草稿ITU-T推荐和联合视频的最终国际标准草案规范(ITU-T Rec。14 h / ISO / IEC 496 - 10 AVC,”联合视频团队(JVT)的ISO / IEC MPEG和ITU-T VCEG, JVTG050, 2003。视图:谷歌学术搜索
41. ISO / IEC 11172 - 2,“信息Technology-Coding移动的图片和相关的音频数字存储媒体高达1.5 Mbit / s vodep,”日内瓦,瑞士,1993年。视图:谷歌学术搜索
42. ISO / IEC 13818 - 1,“信息technology-generic编码的图片和相关的音频信息,”2004年。视图:谷歌学术搜索
43. t . Sikora“mpeg - 4视频标准验证模型,”IEEE电路和系统视频技术,7卷,不。1胜38负页。1997。视图:谷歌学术搜索
44. t . Sikora“mpeg - 4极低比特率视频”《IEEE国际研讨会在ISCAS’97电路与系统()1997年6月,页1440 - 1443。视图:谷歌学术搜索
45. t . Sikora和l . Chiariglione mpeg - 4视频和其潜在的未来的多媒体服务,”《IEEE国际研讨会在ISCAS’97电路与系统()1997年6月,页1468 - 1471。视图:谷歌学术搜索
46. 答:亚伦,r·张,b·吉伦特“Wyner-Ziv编码的运动视频”美国第36艾斯洛玛尔会议信号系统和电脑2002年11月,页240 - 244。视图:谷歌学术搜索
47. 吉伦特b . a . m .亚伦,s .美国莱恩和d . Rebollo-Monedero“分布式视频编码”IEEE学报》,卷93,不。1,第83 - 71页,2005。视图:出版商的网站|谷歌学术搜索
48. r·普里a Majumdar, k . Ramchandran“棱镜:视频编码解码器范式与运动估计,“IEEE图像处理,16卷,不。10日,2436 - 2448年,2007页。视图:出版商的网站|谷歌学术搜索
49. d·斯莱皮恩和j·k·沃尔夫,“无声的编码相关信息的来源,”IEEE信息理论,19卷,不。4、471 - 480年,1973页。视图:谷歌学术搜索
50. 公元怀纳和j·齐夫”的源编码率失真函数信息译码器,”IEEE信息理论,22卷,不。1、1 - 10,1976页。视图:谷歌学术搜索
51. d·莱昂,s . Balkir k Sayood, m·w·霍夫曼,”一个CMOS成像像素预测图像压缩,”诉讼IEEE国际研讨会的电路和系统1卷,第779 - 776页,2003年5月。视图:谷歌学术搜索
52. w·d·莱昂,s . Balkir k . Sayood m·w·霍夫曼,“为焦平面图像压缩Charge-based预测电路《IEEE国际研讨会Cirquits和系统(ISCAS ' 04)2004年5月,页936 - 939。视图:谷歌学术搜索
53. w·d·Leon-Salas s Balkir k . Sayood m·w·霍夫曼和n . Schemm“CMOS成像焦平面压缩,”诉讼IEEE国际研讨会的电路与系统(ISCAS’06)2006年5月,页3570 - 3573。视图:谷歌学术搜索
54. w·d·Leon-Salas s Balkir n . Schemm m·w·霍夫曼和k . Sayood“预测编码传感器,压缩,”诉讼IEEE国际研讨会的电路与系统(ISCAS’08)2008年5月,页1636 - 1639。视图:出版商的网站|谷歌学术搜索
55. 问:罗和j·g·哈里斯,“小说集成传感器,小波压缩的CMOS成像,”《IEEE国际研讨会在ISCAS’02)电路与系统(2002年5月,页325 - 328。视图:谷歌学术搜索
56. a . Olyaei和r . Genov“CMOS小波压缩成像仪架构,”第七届IEEE新兴技术学报》研讨会:电路和4 g移动通信系统(ETW ' 05)2005年6月,页104 - 107。视图:谷歌学术搜索
57. a . Olyaei和r . Genov焦平面空间采样过密CMOS图像压缩传感器,”IEEE电路和系统,54卷,不。1,保险,2007页。视图:出版商的网站|谷歌学术搜索
58. a . Bandyopadhyay j·李,r·w·Robucci和p . Hasler MATIA:一个可编程的80μW / CMOS帧块矩阵变换成像仪架构,”IEEE固态电路杂志》上第41卷。。3、663 - 671年,2006页。视图:出版商的网站|谷歌学术搜索
59. a . Nilchi j·阿齐兹,r . Genov”与algorithmically-multiplying adc CMOS图像压缩传感器,”诉讼IEEE国际研讨会的电路与系统(ISCAS’09年)2009年5月,页1497 - 1500。视图:出版商的网站|谷歌学术搜索
60. y Nishikawa, s . Kawahito m . Furuta和t(“高速CMOS图像传感器和芯片上的并行图像压缩电路,”IEEE定制集成电路研讨会论文集(中金公司07年)2007年9月,页833 - 836。视图:出版商的网站|谷歌学术搜索
61. s . Kawahito m .吉田m .佐佐木et al .,“压缩数字CMOS图像传感器的输出与模拟二维DCT处理器和ADC /量化器,”第43届IEEE国际固态电路会议学报》上。消化技术论文(globalfoundries的97)185年,页184 - 1997年2月旧金山,加州,美国。视图:出版商的网站|谷歌学术搜索
62. s . Kawahito y Tadokoro, a . Matsuzawa“CMOS图像传感器和视频压缩”第三届研讨会论文集的亚洲和南太平洋设计自动化(ASP-DAC ' 98)1998年2月,页595 - 600。视图:谷歌学术搜索
63. s . Kawahito m .吉田m .佐佐木et al .,“智能图像传感器CMOS LSI的焦平面压缩,”第三届研讨会论文集的亚洲和南太平洋设计自动化(ASP-DAC ' 98)1998年2月,页339 - 340。视图:谷歌学术搜索
64. d . Kim和大肠Culurciello”compact-pixel tri-mode视觉传感器,”《IEEE国际研讨会在ISCAS’10)电路与系统(,页2434 - 2437年,巴黎,法国,2010年5月。视图:出版商的网站|谷歌学术搜索
65. t·黑田t . Fujita Mita s . et al .,“0.9 - v, 150 - mhz, 10兆瓦,4${\text{毫米}}^2$二维离散余弦变换核心处理器与变量阈值电压(VT)计划,”IEEE固态电路杂志》上没有,卷。31日。11日,第1777 - 1770页,1996年。视图:出版商的网站|谷歌学术搜索
66. K.-Y。分钟,J.-W。庄”,实时JPEG编码器1.3像素CMOS图像传感器SoC,”《IEEE 30年会的工业电子产品协会(IECON 04)2004年11月,页2633 - 2636。视图:谷歌学术搜索
67. r·p·Kleihorst A . van der Avoird A . A . Abbo m . j . r . Op de Beeck h·j·l·范·Herten和l . h . m . Sevat低功耗高性能单片机的数码相机,“飞利浦研究实验室,荷兰埃因霍温。视图:谷歌学术搜索
68. j . y . f .谢长廷a . van der Avoird r . p . Kleihorst和t·h . y .孟”转置内存视频速率JPEG压缩高度并行单片机数字CMOS成像,”图像处理国际会议(2000年ICIP)2000年9月,页102 - 105。视图:谷歌学术搜索
69. m . Schwarzenberg m . Traeber m .肖勒,r . Schueffny“超大规模集成芯片,小波图像压缩”《IEEE国际研讨会在ISCAS’99电路与系统()4卷,第274 - 271页,奥兰多,佛罗里达州,美国,1999年5月。视图:谷歌学术搜索
70. 郎k Aizawa、y Egi t Hamamoto驾et al .,“计算图像传感器在传感器压缩,”IEEE电子设备,44卷,不。10日,1724 - 1730年,1997页。视图:谷歌学术搜索
71. s . Narisawa k .此外,t . Hamamoto驾“高速数字智能图像传感器与图像压缩功能,”学报2004年IEEE亚太会议上先进的系统集成电路2004年8月,页128 - 131。视图:谷歌学术搜索
72. t·德尔布吕克,p . Lichtsteiner c·波什的说法,“一个128×128 120 db 30 mw异步视觉传感器响应相对强度变化,”《IEEE国际固态电路会议(globalfoundries 06年)2006年2月,页491 - 508。视图:谷歌学术搜索
73. 和t·德尔布吕克,p . Lichtsteiner c·波什的说法,“一个128×128 120分贝15μ异步延迟时间对比视觉传感器,”IEEE固态电路杂志》上,43卷,不。2、566 - 576年,2008页。视图:出版商的网站|谷歌学术搜索
74. 余。m .气Mallik, m·a·克拉普崔e . g . Cauwenberghs和r . Etienne-Cummings”CMOS相机用像素时间变化检测和ADC,”IEEE固态电路杂志》上,42卷,不。10日,2187 - 2196年,2007页。视图:出版商的网站|谷歌学术搜索
75. d . c .波什的说法,Matolin, r . Wohlgenannt”QVGA 143分贝动态范围异步address-event PWM与无损动态图像传感器进行像素级视频压缩”IEEE国际固态电路会议(globalfoundries 10)401年,页400 - 2010年2月旧金山,加州,美国。视图:出版商的网站|谷歌学术搜索
76. w·d·莱昂,s . Balkir k . Sayood m·w·霍夫曼,“为焦平面图像压缩Charge-based预测电路《IEEE国际研讨会Cirquits和系统(ISCAS ' 04)4卷,第939 - 936页,2004年5月。视图:谷歌学术搜索
77. 林z, m·w·霍夫曼w·d·Leon-Salas n . Schemm和s Balkir“焦平面分解的CMOS图像传感器,”诉讼IEEE国际研讨会的电路和系统(ISCAS ' 05)2005年5月,页5322 - 5325。视图:出版商的网站|谷歌学术搜索
78. 林z, m·w·霍夫曼w·d·莱昂,n . Schemm和s . Balkir”charge-based计算non-idealities对CMOS图像压缩的影响传感器,”诉讼IEEE国际研讨会的电路与系统(ISCAS’06)2006年5月,页5187 - 5190。视图:谷歌学术搜索
79. 林z, m·w·霍夫曼w·d·莱昂,n . Schemm和s . Balkir”有损图像压缩的CMOS前端传感器”诉讼IEEE国际研讨会的电路与系统(ISCAS ' 07)2007年5月,页2838 - 2841。视图:谷歌学术搜索
80. 林z, m·w·霍夫曼w·d·莱昂,n . Schemm和s . Balkir”与焦平面CMOS图像传感器SPIHT图像压缩,”诉讼IEEE国际研讨会的电路与系统(ISCAS’08)2008年5月,页2134 - 2137。视图:出版商的网站|谷歌学术搜索
81. b·福勒,A . El Gamal和D x D . Yand”CMOS图像传感器区域进行像素级的A / D转换,”《IEEE国际固态电路会议(94年globalfoundries”)1994年2月,页226 - 227。视图:谷歌学术搜索
82. 克莱菲尔德,美国林、刘x和A . El Gamal”10000帧/ s CMOS数字像素传感器,”IEEE固态电路杂志》上,36卷,不。12日,第2059 - 2049页,2001年。视图:出版商的网站|谷歌学术搜索
83. 答:厨房,a . Bermak和a . Bouzerdoum”PWM数字像素传感器基于异步自复位方案,“IEEE电子器件信,25卷,不。7,471 - 473年,2004页。视图:出版商的网站|谷歌学术搜索
84. 答:厨房,A . Bermak和A . Bouzerdoum“数码像素传感器阵列可编程动态范围,“IEEE电子设备,52卷,不。12日,第2601 - 2591页,2005年。视图:出版商的网站|谷歌学术搜索
85. j . m . Margarit j .萨瓦德尔l .圆肌和f . Serra-Graells”快速CMOS影像,小说DPS集成商”诉讼IEEE国际研讨会的电路与系统(ISCAS’08)2008年5月,页1632 - 1635。视图:出版商的网站|谷歌学术搜索
86. s, A . Bermak w .严,d·马丁内斯,”一个CMOS图像传感器芯片图像压缩基于预测边界适应和QTD算法”学报第六届IEEE会议上传感器(传感器' 07)2007年10月,页531 - 534。视图:出版商的网站|谷歌学术搜索
87. 张m和a . Bermak”架构的数字像素传感器阵列使用比特希尔伯特预测编码,”诉讼IEEE国际研讨会的电路与系统(ISCAS’09年)2009年5月,页1501 - 1504。视图:出版商的网站|谷歌学术搜索
88. 张m和a . Bermak”压收购CMOS图像传感器使用在线排序方案,”《国际SoC设计会议(ISOCC ' 09)釜山,页169 - 172年,韩国,2009年11月。视图:出版商的网站|谷歌学术搜索
89. 张m和a . Bermak“数字像素传感器与在线时空压缩方案,”第12届国际集成电路研讨会上学报》(ISIC ' 09),页155 - 158,新加坡,2009年。视图:谷歌学术搜索
90. j . Dubois, d . Ginhac m . Paindavoine, b . Heyrman”000 fps CMOS传感器和大规模并行图像处理,”IEEE固态电路杂志》上,43卷,不。3、706 - 717年,2008页。视图:出版商的网站|谷歌学术搜索

版权

版权©2010张Milin和胺Bermak。这是一个开放的分布式下文章知识共享归属许可,它允许无限制的使用、分配和复制在任何媒介,提供最初的工作是正确引用。