多路检测使用布尔可满足性的技术

文摘

多路检测的新技术在宽带移动无线电系统。该方案是基于智能搜索算法使用布尔可满足性(坐)技术通过多路径的不确定性区域搜索延迟。SAT-based方案利用已知结构的宽带传输信号,例如,伪随机(PN)代码,能够有效地搜索整个空间通过消除子空间不包含一个可能的解决方案。提出了一个框架,用于多路检测问题建模为一个坐的应用程序。它还提供了仿真结果,证明了该方案的有效性检测频率选择瑞利衰落信道中的多路径组件。

1。介绍

已经被越来越多的兴趣,发展高数据速率移动无线电系统支持范围广泛的应用程序等实时多媒体服务和高速互联网接入。为了实现这一目标,宽带传输方案正在研究包括单载波和多载波扩频技术,超宽带系统和OFDM-based方案。引起的多径传播、反射、折射和散射的无线电波通过无线通道,被认为是一个宽带移动无线电通信系统的主要挑战。多路径传播导致接收信号传输的多个副本。在窄带传输方案,多路径组件非常亲密和未解决的接收机,严重的衰落是在接收到的信号强度导致显著降低系统的误比特率(BER)性能。另一方面,在宽频带信号传输,可以解决多路径组件接收方,可以利用多路径传播使用RAKE接收机性能通过改善系统的误码率的分集增益不同的接收信号的副本。然而,对于充分利用多路径的情况下,是非常重要的接收者首先检测这些多路径组件的存在并确定相应的参数(时间延迟、振幅和相位)。

在扩频系统中,伪随机(PN)代码是用于传播消息在宽光谱带宽。在接收端,时间同步版本相同的PN码用于despread信号和恢复原始消息1]。同步是非常系统的正确操作的关键。它可以通过一系列的延迟寻找正确的路径延迟。不确定性范围代表可能的延误,信号可能和通道内存有关。延迟范围通常是单芯片的指定为细胞或一半的芯片,在芯片中最短的元素PN码。通过这些细胞,寻找多路径组件,发现细胞有很强的能量,因此多路径组件,可以以串行或并行的方式完成(2- - - - - -5]。

在串行搜索,一个细胞一次测试通过测量信号能量电池使用一个相关器电路。如果超过预定阈值的能量,那么细胞被声明为一个多路径细胞,直接或经过验证阶段,如果能量低于阈值时,则声明为无细胞多路径。搜索进展到下一个细胞,这个过程一直持续到所有细胞的不确定性范围测试。其他搜索策略使用并行搜索所有细胞的能量计算同时使用并行相关器和银行声明为细胞提供能量高于阈值的多路径的细胞。显然,串行搜索是慢而并行搜索,搜索所有的细胞和需要长时间延迟。另一方面,串行搜索有一个低得多的减少复杂性(硬件和处理)。

现有方案的一个共同缺点是在寻找正确的细胞他们不会利用PN码的内在结构。在最坏的情况下或在低信噪比环境下,这些计划需要搜索在搜索窗口中所有可能的细胞,这可能是大如PN码的长度,以找到正确的细胞。例如,对于一个PN码长度为2047芯片(由一个11-stage移位寄存器)串行和并行搜索方案需要测试2047个细胞如果搜索步骤是单片或两次,如果搜索步骤是一半的芯片。这种测试可能需要重复很多次,如果多路径组件没有发现在第一次审判由于噪声和衰落。在本文中,我们提出一个PN码收购方案,利用PN码的结构来减少决策需要找到正确的细胞。该方案是基于使用先进的布尔可满足性(坐)技术进行智能搜索的区域,从而减少决策的不确定性明显需要找到正确的细胞。这是通过只搜索PN代码阶段,导致最小差异(最小距离)之间的PN码的接收信号和本地PN代码生成。

最近,布尔可满足性(坐)已被证明是非常成功的在解决复杂的问题在不同的工程和计算机科学的应用。这些应用程序包括正式的验证(6),FPGA路由(7)、电力优化(8,9],容错[10),和微处理器验证(11]。坐也已扩展到各种应用程序在人工智能包括其他著名的np完全问题,如图形着色性能,顶点覆盖,哈密顿路径和独立集12]。尽管坐是一个np完全问题[13],许多研究人员已经开发出强大的SAT解决处理问题的能力组成的成千上万的变量和数以百万计的约束(14- - - - - -22]。简要定义,SAT问题涉及一组布尔变量和product-of-sum形式表示的一组约束。目标是确定一个赋值的变量将满足所有约束或证明不存在类似的任务。

尽管近年来我们看到了激增的应用技术协助坐在找到解决各种工程问题,很少有研究者报道SAT-based技术的使用在移动有关的沟通研究。在本文中,我们提出了制定PN收购问题坐实例,使用智能搜索引擎坐了多路检测。

本文的组织结构如下的提示。部分2和3现在的信号模型和坐的概述,分别。部分4描述了该方案和代码显示了如何制定PN收购问题作为实例。给出了仿真结果和讨论部分5。最后,本文的结论部分6。

2。信号模型

直接序列扩频系统调查。信号模型假定一个单独的控制信号传输的数据通道,以便PN码采集和跟踪以及信道估计。的传输信号 在哪里发射功率,是一个随机序列的信息数据,和是正交码长度(即。,Walsh codes) used to separate the pilot channel from the data channel,是导频信道功率增益相对于数据通道,是传播伪随机(PN)代码,的PN码长是一样的芯片数量的每一点,也就是说,,是时间,是芯片时间,是芯片脉冲波形。是数据位的数量。

广播信道建模为频率选择瑞利衰落信道,这是一个常见的移动无线电系统模型,利用窄带传输。接收到的信号是由 在哪里是路径的数量,是th路径复杂系数与瑞利分布振幅和统一的阶段,是th路径延迟,我们想估计,和是一个加性高斯白噪声(AWGN)和零均值和双边功率谱密度模型接收机噪声的影响。

最大化信噪比,得到基带信号是首次应用于chip-matched过滤器生产芯片的速度信号样本如下: 在传统PN码的收购计划,chip-matched滤波器的输出与本地PN代码生成不同的补偿,弥补延迟不确定性区域(可能是整个PN码周期)如下: 的指数表示延迟抵消测试下。相关的结果(4)用于估计能量在不同延迟补偿和决定了多路径延迟的存在基于最高能量的值。也是共同使用一个预设阈值,只有能量的值超过阈值的声明可能正确的多路径组件,而其他人将被忽略。请注意,在某些情况下,特别是对于很长PN码,它可以执行相关的一小部分代码长度的上限(4)将小于。

采集系统的主要目标是最大化的概率检测同时最小化假警报的概率。基于决策过程的结果,我们可以有下列事件之一。

(我)检测
这个事件发生在能量价值超过阈值的估计延迟匹配一个多路径组件的实际延迟接收到的信号。我们想最大化探测概率改善RAKE接收机的性能检测传输数据。

(2)假警报
这个事件发生在能源价值超过阈值,但估计延迟不匹配任何的实际延误多路径组件。我们想减少虚警概率自RAKE接收机将使用一个信号,没有有用的能源检测数据。

(3)小姐
这个事件发生在能源价值低于阈值,但延迟补偿有正确的多路径组件。我们想减少此类事件以来RAKE接收机不会得到所有有用的能量检测数据。

也指出还有其他性能评估标准代码收购计划,如平均收购时间和实现正确的概率收购在指定的时间内(23]。

3所示。布尔可满足性

过去几年有了重大进展布尔可满足性(坐)解决。这些进步导致成功部署的解决者坐在一个广泛的工程和计算机科学的问题。给定一组布尔变量和一组约束product-of-sum表达形式,SAT求解器的目标是找到一个变量赋值,满足所有的约束或证明不存在类似的任务。“可满足性”一词来源于这一事实,我们被要求找到一个令人满意的任务,而“逻辑”一词源于这样的任务组成真正的或假变量的状态。

SAT问题通常是表达的合取范式(CNF)。CNF公式在二元变量(和)一起吗条款每一个都是一个析取(或)的一个或多个文字,文字是一个变量的发生或其补充。一个公式映射到一个独特的- variable布尔函数(24]。显然,一个函数可以用许多等效CNF公式。我们将引用作为CNF公式条款数据库并使用“公式”和“CNF公式”可以互换使用。

一个变量据说是分配当其逻辑值设置为0或1未赋值的否则。一个文字是一个真正的(假)文字如果评估1(0)在当前任务相关的变量,和一个免费的文字如果相关的变量未赋值的。据说是一个条款满意如果至少有一个文字是真实的,不满意如果所有的文字都是假的,单位如果所有但单个文字设置为false,和未解决的其余病例。一个公式是满意如果其所有的条款都是满意,和不满意它的条款如果至少有一个是不满意。总之,SAT问题定义如下。鉴于CNF布尔公式,找到一个赋值的变量满足公式或证明不存在类似的任务。

在接下来的例子中,CNF公式 由3个变量,3条款,6文字。赋值违反了第三条款和不满意,而赋值满足。注意的问题变量会可能的分配的变量。上面的示例3变量有8可能的任务。

尽管SAT问题是np完备性(13),显著改善坐解算器技术在过去的十年。这导致开发了几个强大的SAT算法能够解决问题的组成的成千上万的变量和数以百万计的约束。这些连接器包括掌握(18],zChaff [17],Berkmin [20.,最低饱和16],RSat [21]。在接下来的三个部分中,我们描述了基本坐搜索算法,最近扩展SAT求解器输入,与坐和硬件的使用。

3.1。回溯搜索

大多数现代完成SAT算法可分为增强基本Davis-Logemann-Loveland (DLL)回溯搜索方法(25]。DLL程序执行一个搜索过程,遍历的空间变量赋值,直到找到满意的作业(公式是可以满足的),或用尽所有组合(公式是不可满足的)。它维护了一个决策树跟踪变量作业和可以看作是由三个主引擎:(1)决定引擎,使选修分配的变量,(2)扣除引擎,确定这些作业的后果,通常产生额外的强迫作业,影响的其他变量,和(3)诊断引擎处理冲突的发生,也就是说,导致公式变得不可满足的作业,适当的放弃。一个决策树的例子如图1。

最近的研究提出的使用冲突分析程序在诊断引擎[18]。这个想法是每当检测到冲突,过程分析的变量赋值,导致一个或多个条款变得不满足。这种分析可以确定变量的一个小子集可以归咎于当前的任务冲突。这些作业都变成了conflict-induced条款数据库和增强条款在未来避免再生同样的冲突部分的搜索过程。从本质上讲,程序执行学习遇到冲突的一种形式。今天,解决冲突分析是实现几乎所有坐(16- - - - - -18,20.,21]。

3.2。更富有表现力的输入

限制坐解决CNF公式的输入可以限制他们的使用在各个领域。因此,研究人员关注扩展坐解决处理强输入表示。具体来说,坐在动力学(14- - - - - -16,19,22)最近扩展到处理pseudo-Boolean (PB)与整数线性不等式约束系数可以表示在标准化形式(14的 在哪里和是布尔变量的文字。请注意任何CNF条款可以被视为一个PB约束;例如,条款相当于。

PB的限制,在某些情况下,替换一个指数的CNF约束。他们被发现是非常有效的在表达“数约束”(14]。此外,PB延伸坐解决处理优化而不是唯一的问题决定问题。受一组给定的CNF和PB的限制,你可以请求一个目标函数的最小化或最大化问题由一个线性组合的变量: 该特性引入了许多新的应用程序域坐下。最近的研究也表明,SAT-based优化解决者可以与最通用的整数线性规划解决(独立)(14,15]。

3.3。基于硬件的解决坐

注意,坐在解决者可以在硬件中实现。一些研究提出了使用FPGA可重构系统解决SAT问题[26- - - - - -29日]。硬件解决方案可能是一个独立或作为一个加速器,问题是分区之间的硬件解算器和连接电脑使用软件。许多不同的体系结构提出了解决SAT问题的硬件。线性连接的有限状态机,控制单元,提出了演绎逻辑(29日]。作者在29日)算法在Xilinx XC4028 FPGA实现。而在(26),作者提出了一个布尔表达式建模技术。他们的目标是将函数输出为1。回溯算法用于繁殖输出的输入和找到一个赋值输入输出满足逻辑1。

作者在27提出了一种并行体系结构评估条款。在他们的建筑中,条款分为若干组,扣除是并行执行的。然后结果合并在一起,允许变量的赋值。

软件/硬件解决了坐在[28]。在他们的方法,他们最小的硬件编译时间大大减少了总时间来解决这个问题。他们还他们的解算器的FPGA实现。

4所示。坐在收购PN模型代码

本节描述了如何制定PN码收购问题坐实例能够处理接收信号并找到的延迟多路径组件。如前所述,接收基带信号通过chip-matched过滤获得的信号(4)。这个信号包含延时PN的代码(多路径组件)加上一个数据部分和噪声。因为我们正在处理布尔可满足性(坐),第一步是匹配滤波器的输出转换成一个二进制序列如下: 尽管艰难的决定通常是不够的统计数据估计的延迟,但是在发达的背景下坐PN模型收购它足以提供接收的PN码估计,因此允许坐在搜索实现将在稍后讨论。

该算法的基本思想是在本地生成一块大小使用已知的PN码移位寄存器(SR)结构不同的初始状态。一个国家基本上是移位寄存器的内容在任何瞬间的时间。SAT求解器是用来发现初始状态会导致PN序列非常接近(理想情况下相同的)接收到的序列。因为一个使用阶段SR,然后我们会有可能的初始状态进行测试。然而,SAT求解器使用智能算法有效地遍历决策树节中描述,并迅速找到一个有效的解决方案3。一旦发现一个解决方案,即找到一个初始状态的SR将导致最小的差异(我们也叫它距离)之间的本地PN代码生成和接收到的序列,获得第一个多路径组件的延迟从这个初始状态。SAT求解器然后搜索下一个初始状态,会导致下一个最小距离找到第二多路径组件的延迟。重复这个过程,直到所有多路径组件被检测到。

为了说明如何使用老的状态的推迟一个多路径组件和不失一般性,我们假设一个老2段用于生成一个PN码的长度芯片如图2。两个阶段都用于生成反馈输入通过XOR门SR。因为我们有两个阶段在SR,有三个可能的初始状态,一旦老时钟芯片的速度,然后州将生成如下:{01 10 11},{10 11 01}或{11日01,10}这取决于初始状态使用。假设初始状态的发射机使用PN码01和通道原因推迟一个芯片,然后PN的初始状态的代码使用接收方与接收到的信号将是10。另一方面,如果通道引起二芯片的延迟,那么初始状态的解决方案将是11。因此,我们可以估计信道延迟基于SR的初始状态会导致接收信号的最佳匹配。

为了使用先进的坐解决者发现多路延迟接收到的信号,这个问题必须首先表达了SAT求解器输入格式如部分所述3。为了说明我们的方法,让我们假设一个系统组成的接收芯片,和一个移位寄存器(SR)阶段。代码长度等于水平,如图3。

三套变量定义问题的跟进。(我)一个布尔变量被定义为每个匹配滤波器输出的芯片样品时间,总共变量。每个变量的值为1或0表示相应的芯片是1或0,分别。请注意,这个变量是一样的序列介绍了(8)。(2)一个布尔变量被定义为每个匹配滤波器输出的区别吗和PN码芯片,总共变量。(3)一个布尔变量老被定义为每一个阶段吗每一层,总共变量。

因此,需要的总数等于布尔变量。

以下组CNF和PB约束生成。

(我)收到芯片约束
这个约束是用于设置输入序列利用SAT求解器与本地PN代码生成。输入序列获得(8)。对于每一个接收芯片,其相应的位设置为0或1取决于提要数据。这一过程可以表达使用单一PB约束每个芯片如下: 总共nPB约束。

(2)初始状态约束
这个约束是用来确保初始SR状态应该至少有一位分配给1避免老这一过程可以表达的零状态使用单PB约束如下:

(3)转移限制
这个约束实现转移操作随着移位寄存器的时钟;例如,老,使用以下等式约束表达每阶段: 这导致的平等的约束。每个等式约束的格式可以使用两个CNF表示约束条件如表所示1。

(iv)反馈约束
这个约束确保正确的SR阶段中使用反馈PN代码生成器的一部分。PN码反馈关系使用以下XOR约束/初始SR表达内容: 在哪里选择根据PN反馈连接的代码生成器。这导致的XOR约束。每个XOR约束的格式表示使用四个CNF约束如表所示1。

(v)差分约束
收到芯片之间的错配序列和本地PN代码,生成的SR的th阶段,对于一个给定的初始状态计算如下: 这将导致XOR约束。正如前面所提到的每个XOR约束可以表示使用四个CNF约束。

(vi)优化功能
坐算法搜索的目标可能最初的老状态,导致最小化错误(距离)之间的顺序和本地生成的代码。这是表示使用以下PB优化目标: 该算法寻找最小的老的距离值和相应的初始状态。然后,多路延迟估计从美国早些时候解释道。

进一步说明制定坐在输入,考虑图中的例子2。老的系统由8位数据位和2位。因此,代码长度是3。SAT问题产生的布尔变量。图显示所需的约束。

5。仿真结果

在这篇文章中,我们模拟的直接序列扩频系统的PN码长度2047 (11-stage移位寄存器)操作频率选择瑞利衰落信道和统一和规范化多普勒功率延迟概要文件。多普勒频率归一化的PN码的长度。每一个模拟对2000个独立重复试验。虽然一个方形脉冲形状是用于每一个芯片,可以使用其他脉冲整形方法而不影响使用该方案。路径的数量被认为是三个。的概率是衡量性能检测至少一个,两个或三个多路径组件作为每个芯片的信噪比的函数(SNRc)。这样做是通过三个最小距离根据(14),然后检查如果初始移位寄存器状态对应于正确的延迟。如果国家比赛延迟,那么检测声明;否则错过声明;注意,这是有可能的,因为我们正在进行模拟分析,但在实践中我们希望使用一个阈值来确定是否存在一个路径。相关的持续时间的影响时间用于计算生成本地PN代码之间的差异和接收的数据探测概率也调查了。性能比传统energy-detector算法措施相关的每一个可能的抵消并选择三个最强的能量路径。在这些模拟,布尔可满足性(坐)算法发现的三个初始状态的延迟导致误差最小的SR。所有实验进行一个英特尔至强3.2 GHz工作站4 GB的RAM。我们使用了PBS 0 - 1 SAT-based独立解算器(14对所有实验)。注意,上述参数选择出于演示目的,不会造成任何限制在该算法的应用。

图4显示了检测概率的相关性相对较短的一段128芯片。很明显,多路检测性能是相对贫穷的SAT-based和传统算法,尽管后者显示出更好的性能。

多路检测性能数据所示5,6,7一段相关的256、512和1024的芯片,分别。结果表明,大约80%的性能明显改善检测三个路径的SNRc零分贝。至少一个或两个路径的检测是相当高的,表明该算法成功地找到这些延误。我们也指出,随着相关时间的增加,SAT-based算法性能变得更接近传统的算法。注意,SAT算法找到正确的延迟通过决策树搜索以智能的方式,从而导致数量减少的决定比蛮力搜索策略。

SAT-based算法寻找匹配的可能状态接收信号的PN码和美国导致最小差异,也就是说,接收信号之间的最小距离,在本地生成的序列,用于发现延迟估计。图8显示了最小距离在不同的时期在AWGN信道的相关性值。这是观察到的差异往往会减少增加社会主义新农村建设,因为SAT算法提供更可靠的数据搜索。

最后,我们注意到,很难直接比较之间的计算成本提出以来SAT-based算法和传统的基于相关性度量算法使用的是不同的。特别是,传统方案使用乘法和添加的数量需要搜索多路径组件,这是典型的量化multiply-and-add操作PN码长和假定为搜索窗口。提议坐方案的复杂度是衡量的数量决定,而决策树遍历寻找一个有效的解决方案实例。SAT求解器使用先进的算法来智能地遍历决策树和消除不可满足的路径。根据实例的约束,SAT求解器可以找到一个解决方案比其他人更快的一些实例。在我们的模拟中,大多数情况下被解决了决策。

6。结论

一个新的多路检测算法使用布尔可满足性(坐)技术已被提出。SAT-based算法使用确定性结构的PN传播代码来执行一个智能搜索可能的传播延迟。仿真结果表明,该方案是成功的在提供正确的延迟与高可靠性估计多径频率选择瑞利信道。

引用

1. m·西蒙·j . Omura r . Scholtz, b·莱维特扩频通信美国麦格劳-希尔,纽约,纽约,1994年。
2. o . s . Shin和k·b·李”,利用多路径的扩展频谱中的代码获取频率选择瑞利衰落通道”IEEE通信卷,49号4、734 - 743年,2001页。视图:出版商的网站|谷歌学术搜索
3. w . Suwansantisuk和z赢,”多路辅助快速收购:最优搜索策略,”IEEE信息理论,53卷,不。1,第193 - 174页,2007。视图:出版商的网站|谷歌学术搜索|MathSciNet
4. w·Suwansantisuk m z赢,和洛杉矶Shepp,“宽带信号采集的性能在密集多路通道,”IEEE车辆技术,54卷,不。5,1584 - 1594年,2005页。视图:出版商的网站|谷歌学术搜索
5. l·l·杨和l . Hanzo”系列收购的性能单载波和多载波码分多址nakagami-m衰落通道”IEEE无线通信,1卷,不。4、692 - 702年,2002页。视图:出版商的网站|谷歌学术搜索
6. a . Biere a . Cimatti e·m·克拉克·m·Fujita y朱,“符号模型检测使用坐过程而不是bdd,”第36届设计自动化学报》99年会议(DAC)1999年6月,页317 - 320。视图:谷歌学术搜索
7. g . j .南f . Aloul k . Sakallah和r . Rutenbar”两个布尔公式的比较研究FPGA详细路由限制,”程序的物理设计国际研讨会(ISPD ' 01)2001年4月,页222 - 227。视图:谷歌学术搜索
8. f . Aloul s哈桑,k . Sakallah, d·布劳”降低漏电功耗的健壮SAT-based搜索算法”国际研讨会的诉讼权力和时间建模、优化和仿真(帕特莫斯' 02),第177 - 167页,2002年。视图:谷歌学术搜索
9. a . Sagahyroon和f . a . Aloul“使用SAT-based技术以力量的估计,”微电子学杂志,38卷,不。6 - 7,706 - 715年,2007页。视图:出版商的网站|谷歌学术搜索
10. f . a . Aloul和n . Kandasamy传感器部署在网络空中机器人故障诊断:satisfiability-based方法,”学报第十届国际会议上可满足性的理论和应用测试(SAT ' 07)卷,4501在计算机科学的课堂讲稿施普林格,页369 - 376年,2007年。视图:谷歌学术搜索
11. m . Mneimneh f . Aloul韦弗,s . Chatterjee k . Sakallah t·奥斯汀,“可伸缩的混合验证复杂的微处理器,”38设计自动化研讨会论文集(DAC的01)2001年6月,页41-46,。视图:谷歌学术搜索
12. n . Creignou s Kanna, m .苏丹,复杂逻辑约束满足问题的分类,2001年暹罗。
13. s . a .库克“定理证明过程的复杂性,”学报》《会饮篇》的理论计算,第158 - 151页,2004年。视图:谷歌学术搜索
14. f . a . Aloul a . Ramani i l .马尔可夫和k . a . Sakallah”通用的独立和专业独立0 - 1:一个更新,”《IEEE / ACM国际会议上计算机辅助设计(ICCAD ' 02)2002年11月,页450 - 457。视图:出版商的网站|谷歌学术搜索
15. d .柴和A . Kuehlmann“快速pseudo-boolean约束解算器,”40设计自动化研讨会论文集(DAC ' 03)2003年6月,页830 - 835。视图:谷歌学术搜索
16. 甚至n和n . Sorensson”一个可扩展的SAT-solver”程序的可满足性测试的理论和应用国际会议(坐' 03),第508 - 502页,2003年。视图:谷歌学术搜索
17. k . Moskewicz c·f·马迪根y赵,l . Zhang和s·马利克,“糠:工程有效的解决者坐下,”38设计自动化研讨会论文集(DAC的01)2001年6月,页530 - 535。视图:谷歌学术搜索
18. j.p. Marques-Silva和k . a . Sakallah”掌握:命题可满足性的搜索算法,IEEE计算机,48卷,不。5,506 - 521年,1999页。视图:出版商的网站|谷歌学术搜索|MathSciNet
19. h . m . Sheini和k . a . Sakallah“普韦布洛:现代Pseudo-Boolean坐解算器,”程序的设计、自动化和测试在欧洲会议(日期05)2005年3月,页684 - 685。视图:出版商的网站|谷歌学术搜索
20. e·戈德堡和y诺维科夫先生,”BerkMin:快速、健壮的SAT-solver”程序设计自动化和测试在欧洲会议(日期' 02),第149 - 142页,2002年。视图:谷歌学术搜索
21. k Pipatsrisawat和A . Darwiche”高效unsatisfiability证明,新条款的学习计划”人工智能的会议2008年7月,页1481 - 1484。视图:谷歌学术搜索
22. h·e·迪克森和m·l·金斯堡”推理方法对pseudo-Boolean可满足性求解器,”18国家会议上人工智能(AAAI ' 02)2002年8月,页635 - 640。视图:谷歌学术搜索
23. w . Suwansantisuk、m . Chiani和m z赢,“帧同步变长数据包。”IEEE在选定地区通讯》杂志上,26卷,不。1、52 - 69年,2008页。视图:出版商的网站|谷歌学术搜索
24. j·海斯,介绍了数字逻辑设计,addison - wesley, 1993。
25. m·戴维斯·g·朗文,d . Loveland“机器定理证明程序,”ACM的杂志,5卷,不。7,394 - 397年,1962页。视图:谷歌学术搜索
26. m . Abramovici和d·萨博“可重构硬件上可满足性,”学报》国际研讨会FPL现场可编程逻辑与应用(97),第456 - 448页,1997年。视图:谷歌学术搜索
27. a . Dandalis和v . k . Prasanna fpga推理引擎的运行时性能优化解决坐,”电子系统设计自动化的ACM事务,7卷,不。4、547 - 562年,2002页。视图:出版商的网站|谷歌学术搜索
28. i Skliarova A和b,法拉利,“软件/硬件可重构坐的能手,”IEEE超大规模集成电路(VLSI)系统,12卷,不。4、408 - 419年,2004页。视图:出版商的网站|谷歌学术搜索
29. p .钟,m . Martonosi p·莎,马利克,“使用可配置计算加速布尔可满足性,”IEEE计算机辅助设计的集成电路和系统,18卷,不。6,861 - 868年,1999页。视图:出版商的网站|谷歌学术搜索

版权

版权©2011 Fadi a . Aloul和穆罕默德El-Tarhuni。这是一个开放的分布式下文章知识共享归属许可,它允许无限制的使用、分配和复制在任何媒介,提供最初的工作是正确引用。