文摘

坐标旋转数字计算机(CORDIC)算法是一种有效的三角函数的计算。Scaling-free-CORDIC是一个著名的CORDIC实现速度和面积的优势。在本文中,小说直接数字频率合成器(ddf)基于scaling-free CORDIC算法。拟议中的multiplier-less架构与小ROM和管道数据路径具有高数据速率、高精度、高性能、和更少的硬件成本。为优化性能和硬件的设计过程分析也得到。它是由Matlab仿真验证,然后用现场可编程门阵列(FPGA)实现Verilog。spurious-free动态范围(SFDR)超过86.85 dBc,和信噪比(信噪比)大于81.12 dB。的scaling-free CORDIC-based架构适用于VLSI实现的地区指定基金应用硬件成本、功耗、信噪比和SFDR。提议的地区指定基金非常适合医疗器械和身体护理区域网络系统。

1。介绍

直接数字频率合成器(ddf)已广泛应用于现代通信系统。地区指定基金比经典的锁相环路(锁相环)基于合成器的切换速度,频率分辨率,和相位噪声,有利于高性能通信系统。图1描述了传统的地区指定基金架构(1),它包含一个相位累加器,一个正弦/余弦生成器,一个数模转换器(DAC),和一个低通滤波器(LPF)。如上所述,两个输入:参考时钟和频率控制字(结合)使用;相位累加器集结合产生间隔的一个角度发电机,正弦/余弦计算正弦值。在实践中,正弦/余弦生成器实现数字化,从而为模拟其次是数模转换和低通滤波输出。这样的系统可以应用在许多领域,尤其是在工业、生物和医学应用(2- - - - - -4]。

最简单的方法来实现正弦/余弦信号发生器是使用ROM查找表(附近地区)。然而,大量需要罗(5]。提出了几个有效的压缩技术减少查找表的大小(5- - - - - -10]。象限压缩技术可以压缩查找表,然后罗大小减少75% (6]。桑德兰架构在ROM分裂成两个较小的记忆(7],尼古拉斯架构提高了桑德兰架构实现更高ROM-compression比率(32:1)[8]。只读存储器的大小可以进一步减少使用多项式近似[11- - - - - -18[]或CORDIC算法19- - - - - -27]。在多项式approximations-based DDFSs间隔分为小区间和正弦/余弦函数在每个子区间评估。多项式approximations-based地区指定基金需要罗存储多项式与多项式的系数评价硬件与乘数。CORDIC的循环模式,这是一个迭代算法来计算正弦/余弦函数,一个初始矢量旋转的预先确定的顺序subangles这样旋转的求和方法所需的角(28,29日]。CORDIC已广泛应用正弦/余弦信号发生器的地区指定基金(19- - - - - -27]。查找表格地区指定基金相比,CORDIC-based地区指定基金的优点是避免了硬件复杂度,而输出字大小的指数增长增加(30.- - - - - -33]。

在图1这个词,相位累加器的长度位;因此,输出信号的周期如下: 在哪里相位增量和吗表示采样周期。指出,可以写的输出频率

根据上面的方程,给出输出频率的最小变化 因此,地区指定基金依赖于词的频率分辨率相位累加器的长度如下:

带宽的地区指定基金的定义是最高的和最低的输出频率之间的区别。最高的频率是由最高时钟频率或逻辑电路的速度;最低的频率取决于结合。Spurious-free动态范围(SFDR)被定义为所需的频率分量的振幅之比最大的不受欢迎的一个地区指定基金的输出,通常用分贝表示_c如下: 在哪里所需的频率分量的振幅和吗最大的振幅是不受欢迎的一个。

在本文中,一种新颖的地区指定基金架构基于scaling-free CORDIC算法(34与罗提出了映射)。剩下的纸是组织如下。节2简要回顾了CORDIC。节3,该地区指定基金架构。节4地区指定基金的硬件实现。结论节中可以找到5。

2。CORDIC算法

CORDIC算法是一种有效的评估各种初等函数包括正弦和余弦函数。硬件实现可能只需要简单的小蝰蛇和换档器,CORDIC已广泛应用于高速应用。

2.1。CORDIC算法的循环坐标系统

一个旋转的角度在圆形坐标系统可以通过执行一系列micro-rotations以迭代的方式。具体来说,一个矢量可以连续旋转使用一个预先确定的step-angles序列:。这种方法可以应用于生成各种初等函数,只有简单的小蝰蛇和换档器是必需的。传统CORDIC算法在圆形坐标系统如下28,29日]: 在哪里表示的方向th micro-rotation,与在矢量旋转模式(34),与在角积累模式(34),相应的比例因子等于,。规模因素后的产物micro-rotations是由

在矢量旋转模式下,和可以获得初始值: 。更具体地说,和从初始值计算:如下:

2.2。Scaling-Free CORDIC算法的循环坐标系统

基于以下的近似正弦和余弦函数: 的scaling-free CORDIC算法从而获得通过(6),(7),以上。,迭代旋转如下:

字的长度位,它是指出,实施scaling-free CORDIC算法利用四个换档器和四个为每个micro-rotation在第一条-microrotations;它减少了两个换档器和两个小蝰蛇每个microrotation过去-micro-rotations [24,34,35]。

3所示。设计和优化Scaling-Free CORDIC-Based地区指定基金架构

在本节中,提出地区指定基金的结构与性能分析。这是一个组合scaling-free-CORDIC算法和附近地区;这种混合方法利用CORDIC和附近地区实现高精度和高数据率,分别。提议的地区指定基金架构由相位累加器、弧度转换器,正弦/余弦信号发生器和输出阶段。

3.1。相位累加器

图2显示了相位累加器,包括一个32位加法器积累的相位角递归。在时间相位累加器的输出和正弦/余弦信号发生器产生和。的负载控制信号用于结合加载到寄存器,以及重置是初始化信号相位累加器的内容为零。

3.2。弧度转换器

为了将相位累加器的输出转换为二进制表示的弧度,采用以下策略。具体来说,一个有效的ROM削减方案基于正弦波的对称性可以通过简单的逻辑操作重现的正弦波第一象限只有一部分。中,前两个位元角表示的象限角的圆形坐标和第三MSB表明的一半部分象限;因此,一个角的前三位元是用来控制输出的交换/否定操作阶段。如图3的同位角在第二、第三和第四象限可以映射到第一象限通过设置两个最高有效位为零。的弧度因此,通过,这可以通过使用简单的换档器实现和蛇阵图所示4。注意第三MSB任何弧度值在一个象限的上半部分是1,和一个角的正弦/余弦的上半部分可以获得相应的象限角的下半部分,如图5。更具体地说,和,规范化的角度可以通过更换与而第三MSB是1。第三个最高有效位是0,没有必要进行替换。

3.3。正弦/余弦信号发生器

作为地区指定基金的核心架构,正弦/余弦信号发生器产生的正弦波基于弧度转换器的输出。不失一般性,让输出分辨率是16位的,正弦/余弦发电机组成的级联处理器,每个执行sub-rotation由一个固定的角度弧度如下:

为 在哪里分别代表积极或零subrotation。图6描述了CORDIC processor-A第一7 microrotations由4个16位小蝰蛇和4个16位换档器。与两个16位小蝰蛇和两个16位的CORDIC processor-B换档器在过去9 microrotations如图7。

第一个CORDIC阶段可以被简单的附近地区减少数据路径代价的硬件复杂度成倍增加。表1描述了硬件成本在16位地区指定基金取代CORDIC-stages的数量,每一个16位加法器,16位术,和盖茨比特内存需要200,90门,1门[36),分别。图8展示了硬件需求的数量对取代CORDIC-stages [24]。图9显示了SFDR /信噪比的取代CORDIC-stages [25]。可以看出,基于上述数据,有一个硬件复杂度和性能之间的权衡地区指定基金的设计。

3.4。输出级

图10显示输出级的架构,这地图计算和到所需的和。如前所述,上面的映射可以通过简单的否定和/或交换操作来实现的。这三个控制信号:xinv,yinv,交换源自于前三位元如表所示2。xinv和yinv否定操作的输出和吗交换互换操作。

4所示。硬件实现的Scaling-Free CORDIC-Based地区指定基金

在本节中,提出了低功耗,高性能的地区指定基金架构()。图11描述了系统框图;在输出频率SFDR提议的地区指定基金架构如图12。一个人可以看到,SFDR拟议的架构是超过86.85 dBc。

平台架构开发和验证也被设计以及实现评估开发成本(37- - - - - -40]。提议的地区指定基金架构已经在Xilinx FPGA上实现模拟板(41]。Xilinx FPGA Spartan-3一直与单片机(MCU)和集成接口电路(USB 2.0)形成了体系结构开发和验证平台。

图13描述了框图和电路板的架构开发和评估平台。,从个人电脑和单片机读取数据和命令将结果写回电脑通过USB 2.0总线;Xilinx Spartan-3 FPGA实现该地区指定基金架构。在Verilog硬件代码运行在PC与ModelSim仿真工具(42)和Xilinx ISE智能编译器(43]。指出,通过使用建议的体系结构可以提高吞吐量,而计算精度是一样的,通过使用传统的一个相同的字长。因此,该地区指定基金架构能够显著提高计算速度和功耗。此外,所有的控制信号都是内部生成的芯片上。提议的地区指定基金提供了高性能和更少的硬件。

芯片已被合成通过使用0.18台积电μ米1 p6m CMOS单元库(44]。物理电路合成了宇宙的工具。电路计算了刚果民主共和国,lv, pv (45]。图14给出了基于单元的设计流程。

图15显示的布局视图提出scaling-free CORDIC-based地区指定基金。核心大小Synopsys对此设计分析仪获得的。PrimePower获得的电力消耗的0.302 mW时钟频率为500 MHz 1.8 V。调优延迟11个时钟周期。所有的控制信号是内部生成的芯片上。芯片提供高吞吐量和低门数。

5。结论

在本文中,我们提出一个新颖的地区指定基金架构在scaling-free CORDIC算法用小ROM和管道数据路径。电路仿真表明,提出的高性能体系结构具有精度高、高数据率,和简单的硬件。16位的地区指定基金,SFDR拟议的架构是超过86.85 dBc。如表所示3,该地区指定基金优于之前的作品SFDR、信噪比、输出分辨率,和调优延迟(6,17,18,26,27]。根据提议的地区指定基金的高绩效,它非常适合医疗器械和身体保健网络系统(46- - - - - -49]。提议的地区指定基金使用便携式Verilog可重用IP,可以实现在各种流程的权衡性能、面积和功耗。

承认

美国国家科学委员会资助下的台湾nsc100 - 2628 - e - 239 - 002 - my2和nsc100 - 2410 h - 216 - 003支持这项工作。