TY - JOUR A2 - Margala, Martin AU - Dinelli, Gianmarco AU - Meoni, Gabriele AU - Rapuano, Emilio AU - Benelli, Gionata AU - Fanucci, Luca PY - 2019 DA - 2019/10/22设计基准与英特尔Movidius神经计算棒SP - 7218758六世- 2019 AB -在过去的几年,卷积神经网络用于不同的应用程序,由于他们的潜力进行任务通过使用减少了参数的数量相比与其他深度学习的方法。然而，功耗和内存占用限制(典型的边缘和便携应用程序)通常与准确性和延迟要求相冲突。由于这些原因，商用硬件加速器已经变得流行起来，这要归功于它们为一般卷积神经网络模型的推理而设计的架构。然而，现场可编程门阵列代表了一个有趣的观点，因为它们提供了实现针对特定卷积神经网络模型的硬件架构的可能性，在延迟和功耗方面有很好的结果。在本文中，我们提出了一个完整的片上现场可编程门阵列硬件加速器的可分离卷积神经网络，这是为一个关键字识别应用而设计的。我们从英特尔Movidius神经计算棒之前的工作中实现的模型开始。对于我们的目标，我们通过位真模拟适当地量化了这样的模型，并且我们实现了一个专门使用片上存储器的架构。采用Xilinx和Intel对不同的现场可编程门阵列进行了基准比较，并在神经计算棒上进行了实现。分析表明，通过FPGA解决方案，以更高的设计努力和开发时间为代价，可以获得更好的推理时间和每个推理结果的能量，具有相当的精度。 SN - 1687-7195 UR - https://doi.org/10.1155/2019/7218758 DO - 10.1155/2019/7218758 JF - International Journal of Reconfigurable Computing PB - Hindawi KW - ER -