亚太经合组织gydF4y2Ba 主动和被动电子元件gydF4y2Ba 1563 - 5031gydF4y2Ba 0882 - 7516gydF4y2Ba HindawigydF4y2Ba 10.1155 / 2018/4512924gydF4y2Ba 4512924gydF4y2Ba 研究文章gydF4y2Ba 全面优化的双阈值门阀FinFET和SRAM细胞gydF4y2Ba http://orcid.org/0000 - 0002 - 8901 - 928 xgydF4y2Ba 倪gydF4y2Ba 海盐gydF4y2Ba 1gydF4y2Ba http://orcid.org/0000 - 0002 - 6469 - 1061gydF4y2Ba 胡gydF4y2Ba 建平gydF4y2Ba 1gydF4y2Ba 杨gydF4y2Ba 惠山gydF4y2Ba 1gydF4y2Ba 朱gydF4y2Ba 浩田gydF4y2Ba 1gydF4y2Ba GhibaudogydF4y2Ba 杰拉德gydF4y2Ba 信息科学与技术学院gydF4y2Ba 宁波大学gydF4y2Ba 宁波315211年gydF4y2Ba 中国gydF4y2Ba nbu.edu.cngydF4y2Ba 2018年gydF4y2Ba 19gydF4y2Ba 9gydF4y2Ba 2018年gydF4y2Ba 2018年gydF4y2Ba 05年gydF4y2Ba 03gydF4y2Ba 2018年gydF4y2Ba 10gydF4y2Ba 07年gydF4y2Ba 2018年gydF4y2Ba 31日gydF4y2Ba 07年gydF4y2Ba 2018年gydF4y2Ba 19gydF4y2Ba 9gydF4y2Ba 2018年gydF4y2Ba 2018年gydF4y2Ba 版权©2018海燕倪et al。gydF4y2Ba 这是一个开放的文章在知识共享归属许可下发布的,它允许无限制的使用,分布和繁殖在任何媒介,提供最初的工作是正确的引用。gydF4y2Ba

门阀FinFET (IG)是一种很有前途的设备在电路应用中由于两个分离的盖茨,可以单独使用。在本文中,我们提出了一个全面的方法来优化双阈值(DT)搞笑FinFET设备通过调节栅电极的功函数,氧化层厚度,厚度和硅的身体。氮化钛(锡gydF4y2Ba xgydF4y2Ba)作为可调功函数栅电极良好的表现。栅氧化层的厚度和硅的身体被TCAD仿真获得适当的值。验证仿真优化的晶体管显示DT IG FinFETs可以实现合并并行和系列晶体管、晶体管的分别和当前特征显著改善gydF4y2Ba 。gydF4y2Ba通过提取出BSIM-IMG模型参数,我们可以模拟电路组成的DT IG FinFET利用HSPICE BSIM-IMG模型。作为实例,我们优化两个小说7使用DT IG FinFETs t SRAM细胞。HSPICE仿真结果表明,新的SRAM细胞获得更高的保证金和阅读写静态噪声容限较低的泄漏功耗比其他实现。gydF4y2Ba

 中国国家自然科学基金gydF4y2Ba 61671259gydF4y2Ba 浙江省教育部门的科研基金gydF4y2Ba Y201120962gydF4y2Ba 1。介绍gydF4y2Ba

目前,FinFET已经成为主流的集成电路技术由于其显著的减少渗漏和性能改进与传统平面CMOS相比。双重门装置,FinFET比单一门更灵活的设备,如传统CMOS和超薄的身体(UTB) MOSFET。FinFET的两个门可以共同或单独工作,也可以在电路设计中提供更大的灵活性和更好的性能。Shorted-Gate (SG) FinFET盖茨和两个绑在一起可以取代传统的单一设备电路实现更好的性能和更小的尺寸。但门阀(IG) FinFET两盖茨分离,去除上面的材料形成的门口鳍的地区,可以提供不同的配置方法和在电路设计中适用于不同的需求。gydF4y2Ba

先前的研究已经发现常规IG FinFET阈值较低的设备,可以作为两个合并并行晶体管减少尺寸和在电路设计中提高性能。的一些文献提出了优化的高阈值IG FinFET可用于电路合并系列晶体管减少烟囱高度和提高操作速度gydF4y2Ba 1gydF4y2Ba- - - - - -gydF4y2Ba 6gydF4y2Ba]。作者在gydF4y2Ba 1gydF4y2Ba,gydF4y2Ba 2gydF4y2Ba)门工作的优化设计参数的值函数,氧化层厚度、硅厚度,门从下面露出低阈值和高阈值的设备。晶体管的参数测定通过佛罗里达大学的双闸门(UFDG)香料模型和验证了TCAD工具。在[gydF4y2Ba 3gydF4y2Ba,gydF4y2Ba 4gydF4y2Ba),作者只调整门工作的价值函数来调整阈值电压。在[gydF4y2Ba 5gydF4y2Ba,gydF4y2Ba 6gydF4y2Ba),高阈值IG FinFETs被用作基本逻辑单元电路设计和优化过程中没有提到。有更多DT IG FinFETs优化空间,特别是对新兴技术的设备节点。gydF4y2Ba

本文提出了一个全面的方法来优化参数双阈值(DT)搞笑FinFET获取更好的性能。我们可以知道从泊松方程的解,双栅MOSFET的阈值电压是由门功函数(GWF)和硅体厚度。我们还知道从Vth碾轧理论,氧化层厚度可以严重影响阈值电压的小型设备。因此我们通过调整优化DT IG FinFET门功函数,由TCAD仿真硅氧化物厚度,厚度。优化低阈值和高阈值IG FinFETs可以作为两个合并并行SG晶体管和两个合并SG系列晶体管,分别。所以DT IG FinFETs可以提供简洁的电路实现gydF4y2Ba 2gydF4y2Ba,gydF4y2Ba 7gydF4y2Ba]。和开态电流(gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba)和泄漏电流(gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba)优化的DT IG FinFETs也改善减少延迟和泄漏的紧凑的电路。gydF4y2Ba

利用TCAD仿真结果,我们提取BSIM-IMG模型的参数(gydF4y2Ba 8gydF4y2Ba)和生成卡片在HSPICE仿真模型可用于我们的电路模拟。作为应用实例,本文实现了两个新的基于DT IG FinFETs 7 t SRAM细胞,这与BSIM-IMG生成模型已经被HSPICE模拟卡。仿真结果表明,提出的表演SRAM细胞改善与其他SRAM的比较方案。gydF4y2Ba

论文的结构组织如下。节gydF4y2Ba 2gydF4y2Ba回顾传统FinFET设备后,我们优化DT IG FinFET设备全面采用适当的栅电极和调节氧化厚度和硅体厚度达到良好的性能。BSIM-IMG模型拟合也包括在部分gydF4y2Ba 2gydF4y2Ba。节gydF4y2Ba 3gydF4y2Ba,我们提出两个小说7 t SRAM细胞基于DT IG FinFET设备和利用更多的设计空间的DT IG FinFETs改善阅读静态噪声容限(RSNM)和字线写保证金(WLWM)和降低泄漏损耗。最后,结论部分中概述gydF4y2Ba 4gydF4y2Ba。gydF4y2Ba

 2。优化DT IG FinFETsgydF4y2Ba

在本节中,我们概述FinFET首先然后优化双阈值FinFETs基于门功函数的调制,氧化硅体厚度,厚度根据理论。最后,Sentaurus设备模拟是用来确定优化参数和测试当前的特征。gydF4y2Ba

2.1。FinFET的概述gydF4y2Ba

FinFET双栅3 d晶体管和有更多的好处比传统的平面CMOS。尤其是在小的几何条件,FinFET可以有效地抑制短沟道效应(SCE)和排水诱导屏障降低(DIBL)效应,主要是两个原因限制平面CMOS晶体管的大小按比例缩小到深纳米大小。FinFET可以缩小子20纳米通道长度没有沉重的通道掺杂。即使在一些现代技术,渠道和硅体无掺杂以减少杂质散射。轻掺杂或掺杂沟道提高载体的机动性由于降低横向电场和杂质散射可以忽略不计。此外,它使FinFET损耗和电容,从而收取较低阈下的斜率接近60 mv / 12月(gydF4y2Ba 9gydF4y2Ba]。gydF4y2Ba

主要有两种配置FinFET设备如图gydF4y2Ba 1gydF4y2Ba。盖茨SG FinFET两个绑在一起,如图gydF4y2Ba 1(一)gydF4y2Ba,同样作为传统的平面单栅金属氧化物半导体晶体管和更好的性能。如果前门逻辑高,后门是偏向高电压提供更高的驱动电流和更低的延迟。前门是逻辑低时,后门也有偏见的低电压,提高了阈值电压和减少了泄漏电流。这样,SG FinFET的作品就像一个栅晶体管和可以直接改变先前的数字电路取代传统的CMOS设备来提高性能和降低电路面积。gydF4y2Ba

FinFET的三维结构:SG FinFET (a)和(b)搞笑FinFET。gydF4y2Ba

SG FinFETgydF4y2Ba

IG FinFETgydF4y2Ba

IG FinFET盖茨和两个分离,去除上面的材料形成的SG的门口区域设备,如图gydF4y2Ba 1 (b)gydF4y2Ba。两个门相互分离但强耦合由于薄的鳍。在数字设计中,有不同的表现,当搞笑FinFET的后门是不同的方式连接。它是低功率配置后门处于禁用状态时(即。,后门被连接到VDD PMOS或连接到接地NMOS)。在这种模式下,阈值电压增加而相应的单一门装置降低漏电流。与此同时,它的输入电容小,动态能耗也较低。但是阈值电压越高会增加低功率电路的延迟,所以它可以用在nonstrict路径的逻辑电路。因为搞笑的阈值电压FinFET高度敏感的电压后门,后门的晶体管的阈值电压调制终端(gydF4y2Ba 10gydF4y2Ba阈值电压,可以在一定范围内灵活调整平衡延迟和功耗。但缺点是它使得电路设计和制造过程更复杂,它限制了改进电路的集成。gydF4y2Ba

还有另一个模式有更大的灵活性可以同时实现低功耗和提高电路集成在后门作为一个独立的信号输入端。这种模式的优点是,可以使用一个晶体管像两个合并并行传统单栅晶体管或两个平行SG FinFETs合并。它可以达到或者像逻辑函数的两个输入,因此它可以很大程度上减少数字电路中的晶体管的数量,减少电路面积。它可以增加一个逻辑门的输入因子来改善其性能。因此,它可以提高数字电路设计的灵活性,除了额外的考虑在合成流(gydF4y2Ba 4gydF4y2Ba]。gydF4y2Ba

合并并行晶体管,搞笑FinFET也可以作为合并系列晶体管阈值电压调制足够高时,高阈值IG FinFET可以实现而且逻辑函数输入的两个门电极(gydF4y2Ba 2gydF4y2Ba]。但这需要特殊设备工程实现调节阈值自一般双闸门紧凑的模型,如BSIM-IMG模型,不提供高阈值FinFET模型。在这项工作中,我们优化和提高高阈值调制IG FinFET的栅电极的功函数,氧化层厚度、体硅厚度,在下一节中解决。与高阈值的设备为了更好的合作,同时低阈值的设备优化。gydF4y2Ba

在这里,以n型FinFET为例,我们表示gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba漏极电流当后门(BG)与前门与高和低gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba的漏极电流时,两个门都连接到高。gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba和gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba分别是开态电流和漏电流。当gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba更大,操作速度更高,性能更好,而当吗gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba比较小,备用功率较低。当我们优化一个搞笑FinFET装置时,我们应该考虑性能和功耗之间的折衷,即,gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba和gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba。此外,为了获得高阈值(高-gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba )本系列设备,实现而且逻辑函数,gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba应该是足够低,以确保晶体管是断开的,gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba应该足够高的变换使用状态的晶体管。相反,低阈值(低-gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba )设备,gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba应该高到足以打开晶体管实现或者像逻辑函数。当一个高gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管和低-gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管晶体管作为一对双阈值,gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba低收入的gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管应该高于截止目前,大约10gydF4y2Ba−7gydF4y2Ba·W / L (A)gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba应该低于低阈值的晶体管截止电流。只有满足这个条件,双阈值晶体管电路能正常工作。注意,阈值电压gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 可以准确地测量推断gydF4y2Ba 我gydF4y2Ba DgydF4y2Ba - - - - - -gydF4y2Ba VgydF4y2Ba GgydF4y2Ba 水平轴曲线。但另一方面,它可以容易的栅电压值作为一个小漏电压的0.05 (V)和一个小漏极电流的10gydF4y2Ba−7gydF4y2Ba·W / L (A) (gydF4y2Ba 11gydF4y2Ba),W / L是晶体管的宽高比。在本文的阈值电压测量就像这样。gydF4y2Ba

在下一节中,我们将优化DT IG FinFET的细节。为了方便起见,我们把n型FinFETs为例解决优化过程和p型FinFETs只给出结果。gydF4y2Ba

 2.2。DT IG FinFETs的优化gydF4y2Ba

长通道双闸门IG FinFET轻掺杂或纯的通道,通道阈值条件下静电学是由二维泊松方程只有反演收费项包括(gydF4y2Ba 12gydF4y2Ba]:gydF4y2Ba (1)gydF4y2Ba ∇gydF4y2Ba 2gydF4y2Ba φgydF4y2Ba xgydF4y2Ba ,gydF4y2Ba ygydF4y2Ba =gydF4y2Ba 问gydF4y2Ba εgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba egydF4y2Ba 问gydF4y2Ba φgydF4y2Ba xgydF4y2Ba ,gydF4y2Ba ygydF4y2Ba /gydF4y2Ba kgydF4y2Ba TgydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba φgydF4y2Ba 通道表面的潜力,gydF4y2Ba 问gydF4y2Ba 是电子电荷的大小,gydF4y2Ba εgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba 硅的介电常数,gydF4y2Ba kgydF4y2Ba 玻耳兹曼常数,gydF4y2Ba TgydF4y2Ba 是绝对温度。解决这个二维泊松方程与n型FinFET的一些边界条件,我们终于可以得到长通道阈值电压(gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba )[gydF4y2Ba 13gydF4y2Ba,gydF4y2Ba 14gydF4y2Ba]:gydF4y2Ba (2)gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba =gydF4y2Ba ΦgydF4y2Ba 米gydF4y2Ba 年代gydF4y2Ba ,gydF4y2Ba 我gydF4y2Ba +gydF4y2Ba kgydF4y2Ba TgydF4y2Ba 问gydF4y2Ba lngydF4y2Ba ⁡gydF4y2Ba 2gydF4y2Ba CgydF4y2Ba ogydF4y2Ba xgydF4y2Ba kgydF4y2Ba TgydF4y2Ba 问gydF4y2Ba 2gydF4y2Ba ngydF4y2Ba 我gydF4y2Ba tgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba ΦgydF4y2Ba 米gydF4y2Ba 年代gydF4y2Ba ,gydF4y2Ba 我gydF4y2Ba 栅电极的功函数区别和硅膜,gydF4y2Ba CgydF4y2Ba ogydF4y2Ba xgydF4y2Ba 氧化物电容,gydF4y2Ba ngydF4y2Ba 我gydF4y2Ba 是内在的载体浓度,gydF4y2Ba tgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba 是硅体厚度(TSI)。gydF4y2Ba

这gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 方程(gydF4y2Ba 2gydF4y2Ba)派生的长通道IG FinFET,但短通道晶体管,我们需要考虑更多的影响,如带宽、DIBL,量子效应(量化宽松政策)。因此,gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 方程将成为[gydF4y2Ba 15gydF4y2Ba]gydF4y2Ba (3)gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba =gydF4y2Ba ΦgydF4y2Ba 米gydF4y2Ba 年代gydF4y2Ba ,gydF4y2Ba 我gydF4y2Ba +gydF4y2Ba kgydF4y2Ba TgydF4y2Ba 问gydF4y2Ba ·gydF4y2Ba lngydF4y2Ba ⁡gydF4y2Ba 2gydF4y2Ba CgydF4y2Ba ogydF4y2Ba xgydF4y2Ba kgydF4y2Ba TgydF4y2Ba 问gydF4y2Ba 2gydF4y2Ba ngydF4y2Ba 我gydF4y2Ba tgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba - - - - - -gydF4y2Ba 0.64gydF4y2Ba ·gydF4y2Ba EgydF4y2Ba 我gydF4y2Ba ·gydF4y2Ba VgydF4y2Ba bgydF4y2Ba 我gydF4y2Ba - - - - - -gydF4y2Ba 0.80gydF4y2Ba ·gydF4y2Ba EgydF4y2Ba 我gydF4y2Ba ·gydF4y2Ba VgydF4y2Ba DgydF4y2Ba 年代gydF4y2Ba +gydF4y2Ba πgydF4y2Ba 2gydF4y2Ba ħgydF4y2Ba 2gydF4y2Ba 2gydF4y2Ba 问gydF4y2Ba 米gydF4y2Ba ∗gydF4y2Ba tgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba 2gydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba ħgydF4y2Ba 是木板常数,gydF4y2Ba 米gydF4y2Ba ∗gydF4y2Ba 是移动质量的影响,gydF4y2Ba EIgydF4y2Ba被称为静电完整性的因素由吗gydF4y2Ba (4)gydF4y2Ba EgydF4y2Ba 我gydF4y2Ba =gydF4y2Ba εgydF4y2Ba 年代gydF4y2Ba 我gydF4y2Ba tgydF4y2Ba ogydF4y2Ba xgydF4y2Ba tgydF4y2Ba dgydF4y2Ba egydF4y2Ba pgydF4y2Ba εgydF4y2Ba ogydF4y2Ba xgydF4y2Ba lgydF4y2Ba 2gydF4y2Ba 1gydF4y2Ba +gydF4y2Ba xgydF4y2Ba jgydF4y2Ba 2gydF4y2Ba lgydF4y2Ba 2gydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba εgydF4y2Ba ogydF4y2Ba xgydF4y2Ba 氧化层的介电常数,gydF4y2Ba lgydF4y2Ba是有效的通道长度,gydF4y2Ba xgydF4y2Ba jgydF4y2Ba 源和漏结深度,gydF4y2Ba tgydF4y2Ba dgydF4y2Ba egydF4y2Ba pgydF4y2Ba 的穿透深度通道地区和栅场gydF4y2Ba tgydF4y2Ba ogydF4y2Ba xgydF4y2Ba 相当于氧化厚度(测试结束)。gydF4y2Ba

右手边的第二个任期(RHS)gydF4y2Ba (gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 代表了潜在的渠道,我们可以发现gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 是由硅体厚度影响的比例。第三和第四项RHS代表造成的电压碾轧SCE、DIBL分别的,众所周知,gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 影响氧化层厚度与反比例。gydF4y2Ba

从gydF4y2Ba (gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 和gydF4y2Ba (gydF4y2Ba 4gydF4y2Ba )gydF4y2Ba 我们知道,阈值电压gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 短通道晶体管增加而增加的门功函数(GWF)或有效的通道长度(L)的增加和减少氧化硅体厚度(TSI)或同等厚度(测试结束)。所以我们可以优化的阈值电压调节门功函数的参数,硅体厚度,分别和栅氧化层厚度。gydF4y2Ba

大门的调制功函数可以通过仔细选择合适的栅电极材料来实现所需的值。经过仔细的调查,我们选择了在这工作gydF4y2Ba TgydF4y2Ba 我gydF4y2Ba NgydF4y2Ba xgydF4y2Ba 作为优化的搞笑FinFET的栅电极材料。应该注意,门功函数的值是不同的场效应电晶体和PFET更好的性能的两种类型的设备。适当的身体和栅氧化层厚度的硅通过TCAD设备扫描模拟。gydF4y2Ba

 2.3。Sentaurus设备模拟的结果gydF4y2Ba

在这个工作中,考虑到实际生产,TCAD三维(3 d)进行模拟。所有的n型和p型晶体管与独立盖茨被Synopsys对此Sentaurus设备模拟工具。在这些模拟,drift-diffusion流动性和修改使用局域密度近似(MLDA)模型。流动模型包括流动性退化由于散射和高横向和垂直的电场。MLDA数值模型是一个健壮的量子效应和快速模型,适用于三维设备由于其数值模拟效率(gydF4y2Ba 16gydF4y2Ba]。根据预测的国际半导体技术发展路线图(也是)gydF4y2Ba 17gydF4y2Ba),14 nm节点是一个新兴的技术,因此我们选择晶体管与14纳米通道作为优化目标。首先建立了IG FinFET的3 d结构利用Synopsys对此Sentaurus结构编辑器。3 d结构如图gydF4y2Ba 1 (b)gydF4y2Ba和对称截面视图如图gydF4y2Ba 2gydF4y2Ba。我们是构建的晶体管High-K金属门(HKMG) 3 d FinFET,这通常是在现代高性能应用程序使用。高频振荡器high-K介质gydF4y2Ba2gydF4y2Ba相对介电常数的25日SiO远远高于3.9gydF4y2Ba2gydF4y2Ba堆栈,因此门的高度可以增加抑制门泄漏。一个SiOgydF4y2Ba2gydF4y2Ba薄膜是高频振荡器之间插入gydF4y2Ba2gydF4y2Ba为更好的结合和通道硅。掺杂浓度的身体区域gydF4y2Ba NgydF4y2Ba 身体gydF4y2Ba= 1.0 e12cmgydF4y2Ba−3gydF4y2Ba,这是一个相对较轻的价值提高阈下的斜率。源极和漏极区域的掺杂浓度是一个巨大的价值gydF4y2Ba NgydF4y2Ba SDgydF4y2Ba= 1.0 e20cmgydF4y2Ba−3gydF4y2Ba用于改善阻抗特征。WF金属是一种合金材料(gydF4y2Ba TgydF4y2Ba 我gydF4y2Ba NgydF4y2Ba xgydF4y2Ba ,见下文)用于调节栅电极的功函数来获得所需的性能。的翅片高度的设备是一个典型的价值40 nm。gydF4y2Ba

对称的横截面门阀High-K金属门FinFET界面氧化物之间的通道和High-K介电TCAD仿真(gydF4y2Ba NgydF4y2Ba SDgydF4y2Ba= 1.0 e20cmgydF4y2Ba−3gydF4y2Ba,gydF4y2Ba NgydF4y2Ba 身体gydF4y2Ba= 1.0 e12cmgydF4y2Ba−3gydF4y2Ba,gydF4y2Ba lgydF4y2Ba= 14海里,gydF4y2Ba HFingydF4y2Ba= 40海里)。gydF4y2Ba

从上面提到的,因为gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 受到硅体厚度、栅氧化层厚度、通道长度,有些设备TCAD仿真首先由全面TSI的几何值,测试结束,和L,分别研究之间的关系gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 这些几何尺寸。尽管我们想优化的晶体管是固定频道14纳米的长度,我们还需要研究大带宽的影响,DIBL,量化宽松政策。此外,为了获得更好的性能的晶体管和实现系列而且逻辑,我们需要获得适当的gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 这里,gydF4y2Ba和gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba的一个设备,研究水流和几何参数之间的关系。TCAD仿真已经进行和结果如图所示gydF4y2Ba 3gydF4y2Ba。的结果,我们可以发现gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 与测试结束或TSI的增加,减少或降低l和gydF4y2Ba 我gydF4y2Ba d01gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba是恰恰相反,增加测试结束或TSI的增加,或减少L .注意通道长度仅用于研究生理效应等,DIBL,和量化宽松政策,而不是作为一个优化准则。gydF4y2Ba

漏极电流与潮流(a)传输结束,TSI (b)和(c) L。gydF4y2Ba

自功函数主宰IG FinFET的阈值电压,栅电极的材料必须精心挑选来满足gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 要求。一些报告表明,一些门功函数的值可以通过利用可用的材料和流程。氮化钛(锡gydF4y2Ba xgydF4y2Ba)与可调栅电极功函数可以通过改变反应溅射沉积过程中氮气流量的金属门gydF4y2Ba 18gydF4y2Ba- - - - - -gydF4y2Ba 20.gydF4y2Ba]。因此,我们调查的变化gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 当门功函数范围从4.0 ev到5.2 ev的n型FinFET TCAD仿真。为了获得之间的关系gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba ,gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba门功函数,TCAD仿真也由席卷GWF值。的gydF4y2Ba 我gydF4y2Ba DgydF4y2Ba - - - - - -gydF4y2Ba VgydF4y2Ba GgydF4y2Ba 特点不同的门功能测试工作。测量的结果在图所示gydF4y2Ba 4gydF4y2Ba,小的图是一个特写的照片上GWF范围。gydF4y2Ba

漏极电流和门功函数的趋势。gydF4y2Ba

如图gydF4y2Ba 4gydF4y2Ba,可以发现,通过增加搞笑FinFET的门功函数,相应的阈值电压增加到所需的值作为描述。门功函数和阈值电压之间的关系是线性的,同意与(gydF4y2Ba 2gydF4y2Ba),gydF4y2Ba (gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 。从当前曲线如图gydF4y2Ba 4gydF4y2Ba,我们也可以发现泄漏电流gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba和漏电流gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba和gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba所有减少门功函数的增加,几乎是线性的关系,小GWF GWF近指数大。gydF4y2Ba

的关系图gydF4y2Ba 3gydF4y2Ba和gydF4y2Ba 4gydF4y2Ba显示门功函数的影响阈值和电流大于几何尺寸的TSI或测试结束。因此,当目标设备优化,门功函数首先选择根据电压阈值和性能需求,然后TSI的几何值测试结束很好调整以满足精度要求。gydF4y2Ba

当考虑之间的权衡gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba/gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba,gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 之后,一系列的Sentaurus设备进行模拟,n型DT IG FinFET的优化参数选择表中列出gydF4y2Ba 1gydF4y2Ba。与此同时,在桌子上gydF4y2Ba 1gydF4y2Ba优化结果的,有些文献[gydF4y2Ba 2gydF4y2Ba- - - - - -gydF4y2Ba 4gydF4y2Ba作为对比列出)。gydF4y2Ba

比较与先前的作品。gydF4y2Ba

Ref。gydF4y2Ba 2gydF4y2Ba]gydF4y2Ba Ref。gydF4y2Ba 3gydF4y2Ba]gydF4y2Ba Ref。gydF4y2Ba 4gydF4y2Ba]gydF4y2Ba 这项工作gydF4y2Ba
lgydF4y2Ba 32纳米gydF4y2Ba 25海里gydF4y2Ba 22纳米gydF4y2Ba 14海里gydF4y2Ba
HfingydF4y2Ba 40海里gydF4y2Ba 1嗯gydF4y2Ba 1嗯gydF4y2Ba 40海里gydF4y2Ba
NgydF4y2Ba bgydF4y2Ba ogydF4y2Ba dgydF4y2Ba ygydF4y2Ba 纯的gydF4y2Ba 1 e16天gydF4y2Ba 10 e15gydF4y2Ba 1 e12汽油gydF4y2Ba
NgydF4y2Ba 年代gydF4y2Ba dgydF4y2Ba 2 e20gydF4y2Ba N /一个gydF4y2Ba 10 e20gydF4y2Ba 1 e20gydF4y2Ba
TSIgydF4y2Ba HgydF4y2Ba ∗gydF4y2Ba :6海里gydF4y2BalgydF4y2Ba ∗gydF4y2Ba :12海里gydF4y2Ba H: 9海里gydF4y2Ba李:N / AgydF4y2Ba H: 80海里gydF4y2Ba李:80海里gydF4y2Ba H: 6海里gydF4y2Ba李:6海里gydF4y2Ba
测试结束gydF4y2Ba L: 1海里gydF4y2BaH: 2海里gydF4y2Ba H: 1海里gydF4y2Ba李:N / AgydF4y2Ba H: 2海里gydF4y2BaL: 2海里gydF4y2Ba H: 0.75海里gydF4y2BaL: 0.8海里gydF4y2Ba
GWFgydF4y2Ba H: 4.8gydF4y2BaL: 4.5gydF4y2Ba H: 4.85gydF4y2Ba李:N / AgydF4y2Ba H: 5.2gydF4y2BaL: 4.5gydF4y2Ba H: 4.9gydF4y2BaL: 4.55gydF4y2Ba
门gydF4y2Ba 聚gydF4y2Ba MGHKgydF4y2Ba MGHKgydF4y2Ba MGHKgydF4y2Ba
VddgydF4y2Ba 0.9 vgydF4y2Ba 0.6 vgydF4y2Ba 1 vgydF4y2Ba 0.6 vgydF4y2Ba
我gydF4y2Ba d10gydF4y2Ba H: 1.0 e-9a,gydF4y2BaL: 2.0 e-5agydF4y2Ba H: 4.0 e-7agydF4y2Ba李:N / AgydF4y2Ba H: 2.0 e-8agydF4y2BaL: 1.0 agydF4y2Ba H: 2.0 e-9agydF4y2BaL: 7.7 e-6agydF4y2Ba
我gydF4y2Ba 这里gydF4y2Ba H: 1.0 e-5agydF4y2BaL: 4.0 e-5agydF4y2Ba H: 1.0 e-4agydF4y2Ba李:gydF4y2Ba N /一个gydF4y2Ba H: 1.0 e-4agydF4y2BaL: 2.0 agydF4y2Ba H: 2.4 e-6agydF4y2BaL: 3.2 e-5agydF4y2Ba
我gydF4y2Ba ogydF4y2Ba fgydF4y2Ba fgydF4y2Ba H: 5.0 e-12agydF4y2BaL: 2.0 e-11agydF4y2Ba H: 2.0 e-13agydF4y2Ba李:gydF4y2Ba N /一个gydF4y2Ba H: 2.0 e-15agydF4y2BaL: 2.0 e-9gydF4y2Ba H: 6.6 e-13agydF4y2BaL: 1.6 e-8agydF4y2Ba
我gydF4y2Ba ogydF4y2Ba ngydF4y2Ba /gydF4y2Ba 我gydF4y2Ba ogydF4y2Ba fgydF4y2Ba fgydF4y2Ba H: 2.0 e + 6gydF4y2BaL2.0e + 6gydF4y2Ba H: 5.0 e + 6gydF4y2Ba李:gydF4y2Ba N /一个gydF4y2Ba H: 5.0 e + 10gydF4y2BaL: 1.0 e + 6gydF4y2Ba H: 3.6 e + 6gydF4y2BaL: 2.0 e + 3gydF4y2Ba
选择。gydF4y2Ba工具gydF4y2Ba FUDG / TCADgydF4y2Ba 美第奇gydF4y2Ba 美第奇gydF4y2Ba Sentaurus设备gydF4y2Ba

∗gydF4y2Ba H: high-Vth transitor;李:low-Vth晶体管。gydF4y2Ba

在表gydF4y2Ba 1gydF4y2BaH代表了高gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管,而L是低收入gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管和N / A表明数据不能从文献中获得。从这些结果,我们可以发现我们的结果满足新型晶体管的特性。的gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba比一些比较值小,但比别人大,然后呢gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba是相同的情况。这一比率gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba /我gydF4y2Ba 从gydF4y2Ba高- - - - - -gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管之间的平均比较值,而比例gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba /我gydF4y2Ba 从gydF4y2Ba低收入的gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管是最大的,从这可以看出,提出的高gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管是平均性能和拟议的低收入gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 晶体管可以在高速工作。最重要的是,该晶体管最小的职业比其他地区没有性能损失。gydF4y2Ba

当前的特点提出了n型和p型DT IG FinFETs被Sentraurus设备测量工具。席卷电压的测试是由前门的从0 (-0.6 v)到0.6 v (0 v) n型FinFET (p型FinFET),当被绑定到VDD的后门被激活(地面)或禁用被绑定到地面(VDD),分别。仿真结果和符号在图绘制gydF4y2Ba 5gydF4y2Ba和gydF4y2Ba 6gydF4y2Ba的子图,主图是同一块对数坐标,和数据是截止目前的虚线线。当漏极电流上升到截止当前行,晶体管将打开,否则,晶体管将关闭时,漏极电流会降到低于截止线。从这些曲线可以看出,高收入gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba n型IG FinFET GWF = 4.9 ev的开态时前门和后门都与高电压;否则,他们会在断开状态,当一个或所有的门与高电压。的操作就像而且逻辑两个门和一个高信号gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba IG FinFET工作就像两个系列SG FinFET合并。另一方面,低-gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba n型FinFET GWF = 4.55电动汽车将在使用状态时的任何一个两门与高电压,并将被关闭,只有当两个门都是与地面。工作模式就像两个门的或者像逻辑信号。gydF4y2Ba

当前特性结果的n型DT IG FinFET Sentaurus设备和HSPICE。gydF4y2Ba

当前特性结果的p型DT IG FinFET Sentaurus设备和HSPICE。gydF4y2Ba

如图gydF4y2Ba 6gydF4y2Bap型DT IG FinFETs, n型FinFETs操作是互补的。高- - - - - -gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba IG系列p型FinFET的作品像两个合并SG FinFET的或者像逻辑,和低Vth IG FinFET就像两个平行的SG FinFETs而且逻辑。gydF4y2Ba

在获得优化的设备,BSIM-IMG模型中的参数应该修改匹配优化设备的参数(gydF4y2Ba 21gydF4y2Ba]。BSIM-IMG模型是一个标准的模型采用紧凑模型联合(CMC) [gydF4y2Ba 22gydF4y2Ba)和与BSIM-IMG模型模拟的结果可以作为一个参考的IC制造。gydF4y2Ba

 2.4。BSIM-IMG模型拟合和HSPICE仿真gydF4y2Ba

FinFET紧凑模型是FinFET技术和FinFET-based电路设计之间的桥梁。电路仿真的使用提出了DT设备,我们选择BSIM-IMG模型中,CMC标准紧凑的模型,从加州大学伯克利FinFET紧凑模型的应用程序。BSIM研究人员宣布,BSIM-IMG模型非常有效的新设备的参数模型是适当调整(gydF4y2Ba 23gydF4y2Ba]。例如,优秀的锗FinFETs BSIM模型结果和InGaAs FinFETs所示(gydF4y2Ba 24gydF4y2Ba,gydF4y2Ba 25gydF4y2Ba]。根据BSIM-IMG技术手册中的说明,有超过一百个参数需要从该设备根据一些行为,如长通道栅电容,长通道漏极电流,和短通道漏极电流TCAD仿真结果的拟合曲线。gydF4y2Ba

该设备是短通道设备14纳米通道长度。短通道设备,一些短通道拟合参数中提取至关重要。的gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 必须考虑碾轧短沟道效应造成的。这是BSIM-IMG建模模型和由(gydF4y2Ba 8gydF4y2Ba]gydF4y2Ba (5)gydF4y2Ba ΔgydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba ,gydF4y2Ba 年代gydF4y2Ba CgydF4y2Ba EgydF4y2Ba =gydF4y2Ba - - - - - -gydF4y2Ba 0.5gydF4y2Ba ·gydF4y2Ba DgydF4y2Ba VgydF4y2Ba TgydF4y2Ba 0gydF4y2Ba ·gydF4y2Ba VgydF4y2Ba bgydF4y2Ba 我gydF4y2Ba - - - - - -gydF4y2Ba φgydF4y2Ba 年代gydF4y2Ba tgydF4y2Ba coshgydF4y2Ba ⁡gydF4y2Ba DgydF4y2Ba VgydF4y2Ba TgydF4y2Ba 1gydF4y2Ba ·gydF4y2Ba lgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba /gydF4y2Ba λgydF4y2Ba - - - - - -gydF4y2Ba 1gydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba λgydF4y2Ba 是标尺长度因素,gydF4y2Ba VgydF4y2Ba bigydF4y2Ba是内置的潜力,gydF4y2Ba φgydF4y2Ba 圣gydF4y2Ba是表面的潜力,gydF4y2Ba lgydF4y2Ba effgydF4y2Ba是有效的通道长度,gydF4y2Ba DVT0gydF4y2Ba,gydF4y2Ba DVT1gydF4y2Ba从设备参数提取。gydF4y2Ba

作为另一个效果,gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 碾轧造成DIBL BSIM-IMG模型建模,由(gydF4y2Ba 8gydF4y2Ba]gydF4y2Ba (6)gydF4y2Ba ΔgydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba ,gydF4y2Ba DgydF4y2Ba 我gydF4y2Ba BgydF4y2Ba lgydF4y2Ba =gydF4y2Ba - - - - - -gydF4y2Ba 0.5gydF4y2Ba ·gydF4y2Ba EgydF4y2Ba TgydF4y2Ba 一个gydF4y2Ba 0gydF4y2Ba +gydF4y2Ba EgydF4y2Ba TgydF4y2Ba 一个gydF4y2Ba BgydF4y2Ba ·gydF4y2Ba VgydF4y2Ba bgydF4y2Ba ggydF4y2Ba xgydF4y2Ba coshgydF4y2Ba ⁡gydF4y2Ba DgydF4y2Ba 年代gydF4y2Ba UgydF4y2Ba BgydF4y2Ba ·gydF4y2Ba lgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba /gydF4y2Ba λgydF4y2Ba - - - - - -gydF4y2Ba 1gydF4y2Ba ·gydF4y2Ba VgydF4y2Ba dgydF4y2Ba 年代gydF4y2Ba xgydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba VgydF4y2Ba ggydF4y2Ba bgydF4y2Ba xgydF4y2Ba 接近后门电压gydF4y2Ba VgydF4y2Ba bgydF4y2Ba ggydF4y2Ba 和gydF4y2Ba VgydF4y2Ba dgydF4y2Ba 年代gydF4y2Ba xgydF4y2Ba 近似,终端电压gydF4y2Ba VgydF4y2Ba dgydF4y2Ba 年代gydF4y2Ba 当工作在饱和区,gydF4y2Ba ETA0gydF4y2Ba,gydF4y2Ba ETAB,gydF4y2Ba和gydF4y2Ba DSUBgydF4y2Ba从设备提取合适的参数。gydF4y2Ba

上述两个例子的物理效应,影响模型的准确性。等参数gydF4y2Ba DVT0、DVT1 ETA0 ETAB,gydF4y2Ba和gydF4y2Ba DSUBgydF4y2Ba所有需要仔细调整适合BSIM-IMG模型提出了DT设备。其他相关的模型参数物理效应,如阈下斜坡退化,航母速度饱和,和量子力学效应,都需要仔细调整。因此有一组参数需要从实验数据中提取的设备适合BSIM-IMG模型。gydF4y2Ba

拔参数后,一系列的HSPICE仿真进行验证,结果显示的行数据gydF4y2Ba 5gydF4y2Ba和gydF4y2Ba 6gydF4y2Ba。仿真结果表明,BSIM-IMG模型适合设备非常好,它可以使用在电路设计和优化的基础上,提出了DT IG FinFETs。gydF4y2Ba

在下一节中,我们使用该设备优化与BSIM-IMG SRAM细胞模型。gydF4y2Ba

 3所示。SRAM的设计和性能的细胞gydF4y2Ba

回顾传统的SRAM细胞后,我们提出了两种新的SRAM细胞基于优化门阀FinFET设备。我们将讨论新的SRAM细胞的性能从一些仿真结果来结束本节。gydF4y2Ba

3.1。传统的SRAM电池gydF4y2Ba

传统的基于SG FinFET设备6 SRAM t细胞(SG6T)如图gydF4y2Ba 7(一)gydF4y2Ba(gydF4y2Ba 26gydF4y2Ba),翅片的两个下拉晶体管数量必须增加以确保适当的读操作。为了提高RSNM WLWM, 8 t SRAM单元基于SG FinFET设备(SG8T)读写分离结构经常使用,如图gydF4y2Ba 7 (b)gydF4y2Ba(gydF4y2Ba 26gydF4y2Ba,gydF4y2Ba 27gydF4y2Ba]。gydF4y2Ba

从杨h . et al .(2017)复制(在Creative Commons归因执照/公共领域)。gydF4y2Ba

搞笑的后门FinFETs可以用来调整阈值的设备来增加驱动能力或降低漏电流。SRAM细胞(IG6Ta-IG6Td)基于常规的低收入gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba IG FinFETs也被调查,如图gydF4y2Ba 8gydF4y2Ba(gydF4y2Ba 26gydF4y2Ba),搞笑的后门FinFETs连接到地面或电源或存储节点调整他们的驾驶能力,从而改善RSNM WLWM,和减少泄漏损耗(gydF4y2Ba 28gydF4y2Ba,gydF4y2Ba 29日gydF4y2Ba]。gydF4y2Ba

从杨h . et al .(2017)复制(在Creative Commons归因执照/公共领域)。gydF4y2Ba

 3.2。小说7 t SRAM细胞基于DT IG FinFET提议gydF4y2Ba

优化的DT IG FinFETs可以作为两个合并并行或系列晶体管,分别。我们利用更多的设计空间的DT IG FinFETs改善RSNM WLWM和减少泄漏。这项工作提出了两个小说7 t SRAM细胞(DGIG7Ta DGIG7Tb)基于优化的DT IG FinFETs上述,如图gydF4y2Ba 9gydF4y2Ba(gydF4y2Ba 26gydF4y2Ba]。读和写操作是通过添加高阈值分离IG FinFET提高读写稳定。只有当Q是低,RWL高,高阈值IG FinFET打开,读取和存储的值细胞家庭成员。当Q是“1”,高阈值IG FinFET是关闭的,因此家庭成员由于预先充电将维持高水平。gydF4y2Ba

从杨h . et al .(2017)复制(在Creative Commons归因执照/公共领域)。gydF4y2Ba

在图gydF4y2Ba 9(一个)gydF4y2Ba,写操作是一样的人物gydF4y2Ba 8(一个)gydF4y2Ba下拉晶体管使用低阈值IG FinFETs。在图gydF4y2Ba 9 (b)gydF4y2Ba,传输门组成的一对低阈值p型和n型FinFETs用作访问促进驾驶能力,从而提高WLWN开关。p型和n型高gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba “全球词典”IG FinFETs构成以逆变器控制。在写时期(“全球词典”高),实现了逆变器是关闭的促进写操作和提高WLWN。在存储阶段(“全球词典”很低),启用了以逆变器存储价值。gydF4y2Ba

 3.3。SRAM单元性能比较gydF4y2Ba

WLWM, RSNM和泄漏SRAM的细胞(DTIG7Ta-DTIG7Tb)与相应的如传统6 SRAM t细胞(SG6T), 8 t细胞SRAM读写分离(SG8T)和SRAM细胞使用正则IG FinFETs (IG6Ta-IG6Td),如图gydF4y2Ba 10gydF4y2Ba。所有电路是由HSPICE模拟使用BSIM-IMG模型。为了保证公平的比较,相同的读写时间所有的SRAM细胞。很明显,在所有SRAM细胞相比,提出的两个SRAM细胞达到最佳性能的RSNM和WLWM,泄漏所消耗最低。gydF4y2Ba

SRAM细胞的性能比较。gydF4y2Ba

 4所示。结论gydF4y2Ba

本文提出了一种新颖的高gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba IG FinFET以及一个优化的低收入gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba 一个调节门功函数、硅体厚度、栅氧化层厚度,可以合并系列晶体管和合并并行晶体管。Sentiraurus设备仿真结果表明,该DT IG FinFETs有优秀的当前特征(gydF4y2Ba 我gydF4y2Ba d10gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 这里gydF4y2Ba,gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba和gydF4y2Ba 我gydF4y2Ba 在gydF4y2Ba/gydF4y2Ba 我gydF4y2Ba 从gydF4y2Ba 比gydF4y2Ba),减少了设备的占地面积。之后,我们提出了设备的参数拟合提取BSIM-IMG模型进一步电路模拟。我们还提出了两个小说7 t SRAM细胞基于DT IG FinFETs进行了优化。我们利用更多的设计空间的DT IG FinFETs提高读静态噪声容限和写保证金和降低泄漏功耗。HSPICE模拟基于BSIM-IMG模型表明,小说SRAM细胞获得更高的利润率写和读核泄漏功耗较低比其他实现。gydF4y2Ba

 数据可用性gydF4y2Ba

没有数据被用来支持本研究。gydF4y2Ba

 的利益冲突gydF4y2Ba

作者宣称没有利益冲突有关的出版。gydF4y2Ba

 确认gydF4y2Ba

这项工作是由中国国家自然科学基金(61671259)和浙江省教育部科研基金(没有。Y201120962)。gydF4y2Ba

 RostamigydF4y2Ba M。gydF4y2Ba MohanramgydF4y2Ba K。gydF4y2Ba 小说dual-Vth门阀FinFET电路gydF4y2Ba 亚洲和南太平洋学报2010年15日设计自动化会议,ASP-DAC 2010gydF4y2Ba 2010年1月gydF4y2Ba 台北,台湾gydF4y2Ba 867年gydF4y2Ba 872年gydF4y2Ba 2 - s2.0 - 77951241502gydF4y2Ba RostamigydF4y2Ba M。gydF4y2Ba MohanramgydF4y2Ba K。gydF4y2Ba Dual-Vth门阀FinFETs低功耗逻辑电路gydF4y2Ba IEEE计算机辅助设计的集成电路和系统gydF4y2Ba 2011年gydF4y2Ba 30.gydF4y2Ba 3gydF4y2Ba 337年gydF4y2Ba 349年gydF4y2Ba 2 - s2.0 - 79951917300gydF4y2Ba 10.1109 / TCAD.2010.2097310gydF4y2Ba 蒋介石gydF4y2Ba M.-H。gydF4y2Ba 金gydF4y2Ba K。gydF4y2Ba 壮族gydF4y2Ba C.-T。gydF4y2Ba TretzgydF4y2Ba C。gydF4y2Ba 高密度reduced-stack逻辑电路技术使用门阀双栅控制设备gydF4y2Ba IEEE电子设备gydF4y2Ba 2006年gydF4y2Ba 53gydF4y2Ba 9gydF4y2Ba 2370年gydF4y2Ba 2377年gydF4y2Ba 2 - s2.0 - 33947117331gydF4y2Ba 10.1109 / TED.2006.881052gydF4y2Ba 王gydF4y2Ba m . C。gydF4y2Ba 门阀FinFET电路设计方法gydF4y2Ba IAENG国际计算机科学杂志(IJCS)gydF4y2Ba 2010年gydF4y2Ba 37gydF4y2Ba 1gydF4y2Ba 2 - s2.0 - 77956487145gydF4y2Ba PossanigydF4y2Ba v . N。gydF4y2Ba 里斯gydF4y2Ba 答:我。gydF4y2Ba 里巴斯gydF4y2Ba r P。gydF4y2Ba 品牌gydF4y2Ba f·S。gydF4y2Ba Da罗莎gydF4y2Ba l S。gydF4y2Ba 探索独立盖茨FinFET-based晶体管网络一代gydF4y2Ba 美国27日研讨会上集成电路和系统设计、SBCCI 2014gydF4y2Ba 2014年9月gydF4y2Ba 阿拉卡茹、巴西gydF4y2Ba 2 - s2.0 - 84949140971gydF4y2Ba PossanigydF4y2Ba v . N。gydF4y2Ba 里斯gydF4y2Ba 答:我。gydF4y2Ba 里巴斯gydF4y2Ba r P。gydF4y2Ba 品牌gydF4y2Ba f·S。gydF4y2Ba 初级gydF4y2Ba l·s·d·R。gydF4y2Ba 在独立的栅FinFET晶体管网络一代的新挑战gydF4y2Ba 2014年gydF4y2Ba 张gydF4y2Ba X。gydF4y2Ba 胡gydF4y2Ba J。gydF4y2Ba 罗gydF4y2Ba X。gydF4y2Ba 优化dual-threshold门阀FinFETs紧凑型低功耗逻辑电路gydF4y2Ba 学报》第16届IEEE国际会议上纳米技术——IEEE 2016纳米gydF4y2Ba 2016年8月gydF4y2Ba 日本仙台gydF4y2Ba 529年gydF4y2Ba 532年gydF4y2Ba 2 - s2.0 - 85006874554gydF4y2Ba 辛格ChauhangydF4y2Ba Y。gydF4y2Ba VenugopalangydF4y2Ba 年代。gydF4y2Ba 卡里姆gydF4y2Ba m·A。gydF4y2Ba 口gydF4y2Ba 年代。gydF4y2Ba PaydavosigydF4y2Ba N。gydF4y2Ba ThakurgydF4y2Ba P。gydF4y2Ba NiknejadgydF4y2Ba a . M。gydF4y2Ba 胡gydF4y2Ba C . C。gydF4y2Ba BSIM行业标准紧凑MOSFET模型gydF4y2Ba 《第42欧洲固态设备研究会议,ESSDERC 2012gydF4y2Ba 2012年9月gydF4y2Ba 法国波尔多葡萄酒gydF4y2Ba 46gydF4y2Ba 49gydF4y2Ba 2 - s2.0 - 84870579093gydF4y2Ba 郭gydF4y2Ba Z。gydF4y2Ba BalasubramaniangydF4y2Ba 年代。gydF4y2Ba ZlatanovicigydF4y2Ba R。gydF4y2Ba 王gydF4y2Ba T.-J。gydF4y2Ba NikolićgydF4y2Ba B。gydF4y2Ba FinFET-based SRAM的设计gydF4y2Ba 学报》国际研讨会上低功率电子产品和设计gydF4y2Ba 2005年8月gydF4y2Ba 圣地亚哥,加州,美国gydF4y2Ba 2gydF4y2Ba 7gydF4y2Ba 2 - s2.0 - 28444488991gydF4y2Ba 炸gydF4y2Ba d . M。gydF4y2Ba 喷粉机gydF4y2Ba j·S。gydF4y2Ba KornegaygydF4y2Ba k . T。gydF4y2Ba 提高独立门n型FinFET制造和表征gydF4y2Ba IEEE电子器件信gydF4y2Ba 2003年gydF4y2Ba 24gydF4y2Ba 9gydF4y2Ba 592年gydF4y2Ba 594年gydF4y2Ba 2 - s2.0 - 0141786921gydF4y2Ba 10.1109 / LED.2003.815946gydF4y2Ba 胡gydF4y2Ba C。gydF4y2Ba 现代集成电路的半导体器件gydF4y2Ba 2009年gydF4y2Ba 上台北,美国gydF4y2Ba 普伦蒂斯霍尔gydF4y2Ba TaurgydF4y2Ba Y。gydF4y2Ba 解析解与纯的双栅MOSFET的身体gydF4y2Ba IEEE电子器件信gydF4y2Ba 2000年gydF4y2Ba 21gydF4y2Ba 5gydF4y2Ba 245年gydF4y2Ba 247年gydF4y2Ba 2 - s2.0 - 0033732282gydF4y2Ba 10.1109/55.841310gydF4y2Ba 陈gydF4y2Ba Q。gydF4y2Ba 哈勒尔gydF4y2Ba e . M。gydF4y2Ba 二世gydF4y2Ba MeindlgydF4y2Ba j . D。gydF4y2Ba 一个物理短沟道无掺杂对称双栅mosfet的阈值电压模型gydF4y2Ba IEEE电子设备gydF4y2Ba 2003年gydF4y2Ba 50gydF4y2Ba 7gydF4y2Ba 1631年gydF4y2Ba 1637年gydF4y2Ba 2 - s2.0 - 0041525428gydF4y2Ba 10.1109 / TED.2003.813906gydF4y2Ba El哈米德gydF4y2Ba h·A。gydF4y2Ba 罗伊GuitartgydF4y2Ba J。gydF4y2Ba IniguezgydF4y2Ba B。gydF4y2Ba 二维分析阈值电压和无掺杂的对称双栅mosfet的阈下swing模型gydF4y2Ba IEEE电子设备gydF4y2Ba 2007年gydF4y2Ba 54gydF4y2Ba 6gydF4y2Ba 1402年gydF4y2Ba 1408年gydF4y2Ba 2 - s2.0 - 34249880805gydF4y2Ba 10.1109 / TED.2007.895856gydF4y2Ba ColingegydF4y2Ba j。gydF4y2Ba FinFETs和其他Multi-Gate晶体管gydF4y2Ba 2008年gydF4y2Ba 施普林格gydF4y2Ba 2 - s2.0 - 84892332720gydF4y2Ba PaaschgydF4y2Ba G。gydF4y2Ba UbenseegydF4y2Ba H。gydF4y2Ba 修改后的局部密度近似。电子密度反演层gydF4y2Ba 自然史地位苏(b) -基本固体物理学gydF4y2Ba 1982年gydF4y2Ba 113年gydF4y2Ba 1gydF4y2Ba 165年gydF4y2Ba 178年gydF4y2Ba 2 - s2.0 - 0020177405gydF4y2Ba 10.1002 / pssb.2221130116gydF4y2Ba 也是报告gydF4y2Ba http://www.itrs2.net/itrs-reports.htmlgydF4y2Ba WestlindergydF4y2Ba J。gydF4y2Ba SjoblomgydF4y2Ba G。gydF4y2Ba 奥尔森gydF4y2Ba J。gydF4y2Ba 变量功函数在MOS电容器利用nitrogen-controlled TiNx栅电极gydF4y2Ba 微电子工程gydF4y2Ba 2004年gydF4y2Ba 75年gydF4y2Ba 4gydF4y2Ba 389年gydF4y2Ba 396年gydF4y2Ba 2 - s2.0 - 7544219814gydF4y2Ba 10.1016 / j.mee.2004.07.061gydF4y2Ba 刘gydF4y2Ba Y。gydF4y2Ba 木岛gydF4y2Ba 年代。gydF4y2Ba SugimatagydF4y2Ba E。gydF4y2Ba MasaharagydF4y2Ba M。gydF4y2Ba EndogydF4y2Ba K。gydF4y2Ba MatsukawagydF4y2Ba T。gydF4y2Ba 石井gydF4y2Ba K。gydF4y2Ba 坂本gydF4y2Ba K。gydF4y2Ba SekigawagydF4y2Ba T。gydF4y2Ba 山内gydF4y2Ba H。gydF4y2Ba TakanashigydF4y2Ba Y。gydF4y2Ba 铃木gydF4y2Ba E。gydF4y2Ba 调查的锡栅电极与可调功函数及其FinFET制造申请gydF4y2Ba IEEE纳米技术gydF4y2Ba 2006年gydF4y2Ba 5gydF4y2Ba 6gydF4y2Ba 723年gydF4y2Ba 728年gydF4y2Ba 2 - s2.0 - 33751530682gydF4y2Ba 10.1109 / TNANO.2006.885035gydF4y2Ba BolotovgydF4y2Ba lgydF4y2Ba 福田gydF4y2Ba K。gydF4y2Ba 的大作gydF4y2Ba T。gydF4y2Ba MatsukawagydF4y2Ba T。gydF4y2Ba MasaharagydF4y2Ba M。gydF4y2Ba 空间变异nano-crystalline锡薄膜的功函数衡量双模扫描隧道显微镜gydF4y2Ba 日本应用物理杂志》上gydF4y2Ba 2015年gydF4y2Ba 54gydF4y2Ba 4gydF4y2Ba 04 da03gydF4y2Ba 2 - s2.0 - 84926352141gydF4y2Ba MoshovosgydF4y2Ba 一个。gydF4y2Ba FalsafigydF4y2Ba B。gydF4y2Ba NajmgydF4y2Ba f . N。gydF4y2Ba 阿齐兹gydF4y2Ba N。gydF4y2Ba 对于不对称缓存的记忆gydF4y2Ba IEEE超大规模集成电路(VLSI)系统gydF4y2Ba 2005年gydF4y2Ba 13gydF4y2Ba 7gydF4y2Ba 877年gydF4y2Ba 881年gydF4y2Ba 2 - s2.0 - 27644488999gydF4y2Ba 10.1109 / TVLSI.2005.850127gydF4y2Ba 还有很gydF4y2Ba BSIM-IMG选为FD-SOI标准模型gydF4y2Ba http://bsim.berkeley.edu/bsim-img-as-fdsoi-model/gydF4y2Ba ChauhangydF4y2Ba y S。gydF4y2Ba 陆gydF4y2Ba D。gydF4y2Ba VenugopalangydF4y2Ba 年代。gydF4y2Ba KhgydF4y2Ba 年代。gydF4y2Ba FinFET建模为集成电路仿真和设计gydF4y2Ba 2015年gydF4y2Ba 口gydF4y2Ba 年代。gydF4y2Ba 杜阿尔特gydF4y2Ba j . P。gydF4y2Ba ChauhangydF4y2Ba y S。gydF4y2Ba 胡gydF4y2Ba C。gydF4y2Ba 与行业标准建模20海里锗FinFET FinFET模型gydF4y2Ba IEEE电子器件信gydF4y2Ba 2014年gydF4y2Ba 35gydF4y2Ba 7gydF4y2Ba 711年gydF4y2Ba 713年gydF4y2Ba 2 - s2.0 - 84903724161gydF4y2Ba 10.1109 / LED.2014.2323956gydF4y2Ba 口gydF4y2Ba 年代。gydF4y2Ba 杜阿尔特gydF4y2Ba j . P。gydF4y2Ba PaydavosigydF4y2Ba N。gydF4y2Ba ChauhangydF4y2Ba y S。gydF4y2Ba 顾gydF4y2Ba J·J。gydF4y2Ba 如果gydF4y2Ba M。gydF4y2Ba 叶gydF4y2Ba p D。gydF4y2Ba 胡gydF4y2Ba C。gydF4y2Ba BSIM-CMG InGaAs FinFET建模使用行业标准紧凑的模型gydF4y2Ba 纳米技术学报2014:微机电系统、流体、生物系统、医疗、计算和光子学- 2014 NSTI纳米技术会议和博览会,NSTI-Nanotech 2014gydF4y2Ba 2014年6月gydF4y2Ba 阿纳海姆,加利福尼亚州,美国gydF4y2Ba 475年gydF4y2Ba 478年gydF4y2Ba 2 - s2.0 - 84907415856gydF4y2Ba 杨gydF4y2Ba H。gydF4y2Ba 胡gydF4y2Ba J。gydF4y2Ba 朱gydF4y2Ba H。gydF4y2Ba 小说SRAM细胞使用dual-threshold门阀FinFETsgydF4y2Ba 学报17 IEEE纳米技术国际会议上,2017纳米gydF4y2Ba 2017年7月gydF4y2Ba 美国宾夕法尼亚州匹兹堡gydF4y2Ba 358年gydF4y2Ba 359年gydF4y2Ba 2 - s2.0 - 85041240328gydF4y2Ba 常gydF4y2Ba lgydF4y2Ba 炸gydF4y2Ba d . M。gydF4y2Ba HergenrothergydF4y2Ba J。gydF4y2Ba 手法gydF4y2Ba j·W。gydF4y2Ba DennardgydF4y2Ba r·H。gydF4y2Ba MontoyegydF4y2Ba r·K。gydF4y2Ba SekaricgydF4y2Ba lgydF4y2Ba 麦克纳布gydF4y2Ba 美国J。gydF4y2Ba 托波尔gydF4y2Ba 答:W。gydF4y2Ba 亚当斯gydF4y2Ba c, D。gydF4y2Ba 加里尼gydF4y2Ba k W。gydF4y2Ba HaenschgydF4y2Ba W。gydF4y2Ba 稳定的SRAM单元设计的32 nm节点gydF4y2Ba 学报2005年研讨会上超大规模集成技术gydF4y2Ba 2005年6月gydF4y2Ba 日本京都gydF4y2Ba 128年gydF4y2Ba 129年gydF4y2Ba 2 - s2.0 - 33644640188gydF4y2Ba 马gydF4y2Ba K。gydF4y2Ba 刘gydF4y2Ba H。gydF4y2Ba 肖gydF4y2Ba Y。gydF4y2Ba 郑gydF4y2Ba Y。gydF4y2Ba 李gydF4y2Ba X。gydF4y2Ba 古普塔gydF4y2Ba 美国K。gydF4y2Ba 谢gydF4y2Ba Y。gydF4y2Ba NarayanangydF4y2Ba V。gydF4y2Ba Independently-controlled-gate FinFET 6 t SRAM单元设计减少泄漏电流和增强的读访问速度gydF4y2Ba 《2014年IEEE计算机学会学报VLSI年会gydF4y2Ba 2014年7月gydF4y2Ba 美国佛罗里达州坦帕gydF4y2Ba 296年gydF4y2Ba 301年gydF4y2Ba 2 - s2.0 - 84908165154gydF4y2Ba EndogydF4y2Ba K。gydF4y2Ba O 'uchigydF4y2Ba 机票的。gydF4y2Ba 石川gydF4y2Ba Y。gydF4y2Ba 刘gydF4y2Ba Y。gydF4y2Ba MatsukawagydF4y2Ba T。gydF4y2Ba 坂本gydF4y2Ba K。gydF4y2Ba MasaharagydF4y2Ba M。gydF4y2Ba TsukadagydF4y2Ba J。gydF4y2Ba 石井gydF4y2Ba K。gydF4y2Ba 山内gydF4y2Ba H。gydF4y2Ba 铃木gydF4y2Ba E。gydF4y2Ba Independent-double-gate FinFET SRAM对泄漏电流的减少gydF4y2Ba IEEE电子器件信gydF4y2Ba 2009年gydF4y2Ba 30.gydF4y2Ba 7gydF4y2Ba 757年gydF4y2Ba 759年gydF4y2Ba 2 - s2.0 - 67650441500gydF4y2Ba 10.1109 / LED.2009.2021075gydF4y2Ba