亚太经合组织gydF4y2Ba 主动和被动电子元件gydF4y2Ba 1563 - 5031gydF4y2Ba 0882 - 7516gydF4y2Ba HindawigydF4y2Ba 10.1155 / 2017/5947819gydF4y2Ba 5947819gydF4y2Ba 研究文章gydF4y2Ba 对比仿真分析的过程参数20 nm三角FinFET的变化gydF4y2Ba http://orcid.org/0000 - 0002 - 3840 - 0849gydF4y2Ba 舒克拉gydF4y2Ba SatyamgydF4y2Ba 1gydF4y2Ba 2gydF4y2Ba http://orcid.org/0000 - 0002 - 9151 - 8969gydF4y2Ba 吉尔gydF4y2Ba Sandeep辛格gydF4y2Ba 1gydF4y2Ba http://orcid.org/0000 - 0003 - 0515 - 2698gydF4y2Ba 考尔gydF4y2Ba 已经gydF4y2Ba 1gydF4y2Ba JatanagydF4y2Ba h·S。gydF4y2Ba 2gydF4y2Ba 尼赫鲁gydF4y2Ba VarungydF4y2Ba 2gydF4y2Ba 王gydF4y2Ba MingxianggydF4y2Ba 1gydF4y2Ba 电子与通信工程系gydF4y2Ba 大师Nanak Dev工程学院gydF4y2Ba 卢迪亚纳141006gydF4y2Ba 印度gydF4y2Ba gndec.ac.ingydF4y2Ba 2gydF4y2Ba 半导体实验室gydF4y2Ba 部门的空间gydF4y2Ba 印度政府gydF4y2Ba 莫哈里(160071gydF4y2Ba 印度gydF4y2Ba india.gov.ingydF4y2Ba 2017年gydF4y2Ba 21gydF4y2Ba 3gydF4y2Ba 2017年gydF4y2Ba 2017年gydF4y2Ba 30.gydF4y2Ba 07年gydF4y2Ba 2016年gydF4y2Ba 31日gydF4y2Ba 10gydF4y2Ba 2016年gydF4y2Ba 17gydF4y2Ba 11gydF4y2Ba 2016年gydF4y2Ba 21gydF4y2Ba 3gydF4y2Ba 2017年gydF4y2Ba 2017年gydF4y2Ba 版权©2017 Satyam Shukla et al。gydF4y2Ba 这是一个开放的文章在知识共享归属许可下发布的,它允许无限制的使用,分布和繁殖在任何媒介,提供最初的工作是正确的引用。gydF4y2Ba

比例低于22纳米技术带来了一些不利影响,如增加短通道(sc)和泄漏电流的影响。在深亚微米技术的进一步扩展门氧化长度和厚度可以通过改变器件MOSFET的结构。为10 - 30纳米通道长度多门MOSFET被认为是最有前途的设备和FinFETs领先多门MOSFET设备。工艺参数可以进行调整,以达到所需的性能FinFET的设备。本文评价开关电流比(gydF4y2Ba 我gydF4y2Ba ogydF4y2Ba ngydF4y2Ba /gydF4y2Ba 我gydF4y2Ba ogydF4y2Ba fgydF4y2Ba fgydF4y2Ba ),阈下摇摆(SS)和排水引起障碍降低(DIBL)不同的工艺参数,即掺杂浓度(10gydF4y2Ba15gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba到10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba),氧化层厚度(0.5和1 nm)和翅片高度(10到40 nm),提出了20 nm三角FinFET设备。设计中使用密度梯度模型模拟包含了相当大的量子效应,为设备提供更实际的环境模拟。仿真结果表明,翅片形状对FinFET性能有很大的影响和三角鱼鳍的形状导致减少泄漏电流和sc。仿真结果的比较分析研究观察过程的影响参数对设计FinFET的性能。gydF4y2Ba

 1。介绍gydF4y2Ba

继续与摩尔定律的速度,减少晶体管尺寸导致设备非常重要的短沟道效应。方法如(我)变量阈值CMOS, (ii) multithreshold CMOS, (iii)晶体管堆积,和(iv)功率控制可以降低泄漏电流在某种程度上但不适合技术低于22 nm。FinFETs被认为是最有前途的设备减少sc和泄漏。FinFET下面选择取代传统平面CMOS器件22纳米(gydF4y2Ba 1gydF4y2Ba,gydF4y2Ba 2gydF4y2Ba]。FinFET多门晶体管,缠绕在硅鳍门的通道。更好的电气控制提供了所需的全方位门结构,因此泄漏电流和短沟道效应降低。gydF4y2Ba

FinFET有几个优点相比平面等设备以及抑制短沟道效应,降低了阈下摇摆(~ 70 mV / 12月),和小阈值电压转出(gydF4y2Ba 3gydF4y2Ba]。矩形截面鳍通常用于设计和分析FinFET但他们很少在行业中找到。在行业、FinFET的横截面非均匀和类似于梯形形状(gydF4y2Ba 4gydF4y2Ba]。在一个矩形或梯形FinFET前鳍宽度可以降低到最小值获得三角FinFET保持所有其他参数相同的矩形或梯形FinFET。因此,三角FinFET鳍大约是三角形的形状。gydF4y2Ba

三角鳍截面和3 d三角形FinFET如图的示意图表示gydF4y2Ba 1gydF4y2Ba。本文评价开关电流比(gydF4y2Ba 我gydF4y2Ba ogydF4y2Ba ngydF4y2Ba /gydF4y2Ba 我gydF4y2Ba ogydF4y2Ba fgydF4y2Ba fgydF4y2Ba )、阈下摇摆(SS)和排水引起屏障降低各种工艺参数(DIBL),也就是说,掺杂浓度(gydF4y2Ba NgydF4y2Ba cgydF4y2Ba hgydF4y2Ba ),氧化层厚度(gydF4y2Ba TgydF4y2Ba ogydF4y2Ba xgydF4y2Ba )和翅片高度(gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 20 nm),提出了三角FinFET设备。gydF4y2Ba

三角FinFET。(一)三维示意图表示。(b)三角鳍FinFET的横截面。gydF4y2Ba

在深亚微米技术,量子效应变得重要。因此,密度梯度模型是用于设计模拟包含了相当大的量子效应。通过考虑量子效应,提供更实际的环境设备模拟。gydF4y2Ba

本文已经制定如下。部分gydF4y2Ba 2gydF4y2Ba介绍了早些时候FinFETs工作。后续部分解释了设备设计和仿真设置。结果讨论部分gydF4y2Ba 4gydF4y2Ba。节中给出的工作已经结束gydF4y2Ba 5gydF4y2Ba。gydF4y2Ba

 2。文献综述gydF4y2Ba

在深亚微米技术进一步降尺度门氧化长度和厚度可以通过不同的MOSFET的器件结构。为10 - 30纳米通道长度双栅MOSFET (DG-MOSFET)已经被认为是最有前途的设备。FinFET工艺参数等gydF4y2Ba TgydF4y2Ba ogydF4y2Ba xgydF4y2Ba ,gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba NgydF4y2Ba cgydF4y2Ba hgydF4y2Ba 翅片的宽度(gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba )和门的长度(gydF4y2Ba lgydF4y2Ba ggydF4y2Ba 一个gydF4y2Ba tgydF4y2Ba egydF4y2Ba )高度影响设备的性能。这些工艺参数可以不同FinFET装置的实现所需的性能,如高开关电流比,低DIBL, SS低。翅片厚度应该保持不到1/3的通道长度减少sc (gydF4y2Ba 5gydF4y2Ba]。由于减少了sc和泄漏性能提高散装FinFETs相比平面CMOS。减少鳍宽度由于sc导致泄漏的衰减。通过优化输入为22纳米工艺参数三角FinFET泄漏电流可以减少70%相比矩形翅片形状相同的基础鳍宽度(gydF4y2Ba 6gydF4y2Ba]。为了克服CMOS器件的栅氧化层漏电流,高gydF4y2Ba kgydF4y2Ba门使用堆栈。高- - - - - -gydF4y2Ba kgydF4y2Ba门,门通道电容耦合也可以改善没有任何减少栅氧化层。功函数的变化会导致阈值电压的变化,确定为CMOS技术的扩展的主要障碍。低于22纳米技术,由于形状不规则的鳍,功函数变化的定量估计,金属门的功函数值都是随机的。阈值电压的依赖(gydF4y2Ba VgydF4y2Ba tgydF4y2Ba hgydF4y2Ba )功函数可以减少30% FinFET设备(gydF4y2Ba 7gydF4y2Ba]。描述Trigate FinFET设备,没有完整的分析模型发表;在大多数的文献,实验或仿真结果。FinFETs紧凑型发展模式是一个非常具有挑战性的任务由于三维结构和超小尺寸(gydF4y2Ba 3gydF4y2Ba]。gydF4y2Ba

由于包装的门在三面FinFET的半导体通道设备,大门的静电控制提高平面晶体管的几个问题解决。紧凑模型电路模拟器的重要组成部分之一,建立设备技术和电路设计人员之间的联系。对不同掺杂浓度矩形FinFETs可以准确地模仿gydF4y2Ba 4gydF4y2Ba]。矩形翅片形状相比,三角鳍截面更大程度上减少了sc (gydF4y2Ba 2gydF4y2Ba]。散装FinFET的身体应该轻掺杂或无掺杂,实现类似的使用状态表现在绝缘体上硅(SOI)和散装FinFET [gydF4y2Ba 8gydF4y2Ba]。在FinFETs,免疫力SCE随增加而减小gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 。它会导致良好的阈下斜坡和DIBL更重要。侧壁角,可以实现从一个特定的过程限制了翅片高度(gydF4y2Ba 9gydF4y2Ba]。gydF4y2Ba

 3所示。设备设计和仿真设置gydF4y2Ba 3.1。设备设计参数和材料组成gydF4y2Ba

FinFET三角鱼鳍的形状与20纳米通道长度是设计Cogenda GDS2Mesh 3 d施工工艺计算机辅助设计(TCAD)工具(gydF4y2Ba 10gydF4y2Ba]。设计中使用的几何尺寸表中列出gydF4y2Ba 1gydF4y2Ba。如果用于衬底和鳍和高-gydF4y2Ba kgydF4y2Ba介质氧化铪用作栅氧化层。设备设计如图gydF4y2Ba 2gydF4y2Ba。gydF4y2Ba

几何设计FinFET的。gydF4y2Ba

SNgydF4y2Ba FinFET参数gydF4y2Ba 价值gydF4y2Ba
(gydF4y2Ba 1gydF4y2Ba )gydF4y2Ba 前鳍宽度(nm)gydF4y2Ba 1gydF4y2Ba
(gydF4y2Ba 2gydF4y2Ba )gydF4y2Ba 底鳍宽度(nm)gydF4y2Ba 15gydF4y2Ba
(gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 氧化层厚度(nm)gydF4y2Ba 1gydF4y2Ba
(gydF4y2Ba 4gydF4y2Ba )gydF4y2Ba 翅片高度(nm)gydF4y2Ba 10到40gydF4y2Ba
(gydF4y2Ba 5gydF4y2Ba )gydF4y2Ba 掺杂浓度(/厘米gydF4y2Ba3gydF4y2Ba)gydF4y2Ba 10gydF4y2Ba15gydF4y2Ba到10gydF4y2Ba18gydF4y2Ba

鸟瞰的3 d三角形FinFET设备。(a)与三角鳍活跃区域。(b)内部视图与活动区材料。(c)完成设备三维结构。gydF4y2Ba

 3.2。仿真设置gydF4y2Ba

在这个工作中,三角FinFET一直在模拟20 nm门长度不同gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 并使用Cogenda掺杂的视觉TCAD (gydF4y2Ba 11gydF4y2Ba]。在纳米器件,量子效应变得重要由于规模非常小的设备。这种设备经典物理模型不适合分析。因此,量子物理模型在模拟设备。TCAD仿真包括密度梯度量子修正模型的量子效应的考虑。gydF4y2Ba

额外的量子势包含在密度梯度(DG)模型计算的电子和空穴的驱动力gydF4y2Ba 10gydF4y2Ba,gydF4y2Ba 11gydF4y2Ba]。电子和空穴的量子修正方程包含在模拟显示如下(gydF4y2Ba 12gydF4y2Ba]:gydF4y2Ba (1)gydF4y2Ba ΛgydF4y2Ba ngydF4y2Ba =gydF4y2Ba - - - - - -gydF4y2Ba ħgydF4y2Ba 2gydF4y2Ba γgydF4y2Ba ngydF4y2Ba 6gydF4y2Ba 问gydF4y2Ba 米gydF4y2Ba ngydF4y2Ba ∗gydF4y2Ba ∇gydF4y2Ba 2gydF4y2Ba ngydF4y2Ba ngydF4y2Ba ΛgydF4y2Ba pgydF4y2Ba =gydF4y2Ba ħgydF4y2Ba 2gydF4y2Ba γgydF4y2Ba pgydF4y2Ba 6gydF4y2Ba 问gydF4y2Ba 米gydF4y2Ba pgydF4y2Ba ∗gydF4y2Ba ∇gydF4y2Ba 2gydF4y2Ba pgydF4y2Ba pgydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba ħgydF4y2Ba减少了普朗克常数(即gydF4y2Ba hgydF4y2Ba /gydF4y2Ba 2gydF4y2Ba πgydF4y2Ba ),gydF4y2Ba 米gydF4y2Ba ngydF4y2Ba ∗gydF4y2Ba 和gydF4y2Ba 米gydF4y2Ba pgydF4y2Ba ∗gydF4y2Ba 是电子有效质量和有效质量,分别gydF4y2Ba ngydF4y2Ba 和gydF4y2Ba pgydF4y2Ba 是导带中的电子浓度在价带空穴浓度,分别和gydF4y2Ba 问gydF4y2Ba 是电子电荷。gydF4y2Ba

费米狄拉克统计,电子和空穴浓度电阻边界必须按[调整gydF4y2Ba 12gydF4y2Ba]gydF4y2Ba (2)gydF4y2Ba ngydF4y2Ba =gydF4y2Ba NgydF4y2Ba cgydF4y2Ba FgydF4y2Ba 1gydF4y2Ba /gydF4y2Ba 2gydF4y2Ba EgydF4y2Ba FgydF4y2Ba - - - - - -gydF4y2Ba EgydF4y2Ba cgydF4y2Ba ,gydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba - - - - - -gydF4y2Ba ΛgydF4y2Ba ngydF4y2Ba KgydF4y2Ba bgydF4y2Ba TgydF4y2Ba pgydF4y2Ba =gydF4y2Ba NgydF4y2Ba υgydF4y2Ba FgydF4y2Ba 1gydF4y2Ba /gydF4y2Ba 2gydF4y2Ba EgydF4y2Ba υgydF4y2Ba ,gydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba - - - - - -gydF4y2Ba ΛgydF4y2Ba pgydF4y2Ba - - - - - -gydF4y2Ba EgydF4y2Ba FgydF4y2Ba KgydF4y2Ba bgydF4y2Ba TgydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba KgydF4y2Ba bgydF4y2Ba 是玻尔兹曼常数,gydF4y2Ba TgydF4y2Ba 是温度,gydF4y2Ba NgydF4y2Ba cgydF4y2Ba 有效态密度(DOS)电子传导带,gydF4y2Ba NgydF4y2Ba υgydF4y2Ba 有效态密度(DOS)在价带孔,然后呢gydF4y2Ba EgydF4y2Ba FgydF4y2Ba ,gydF4y2Ba EgydF4y2Ba cgydF4y2Ba ,gydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba ,gydF4y2Ba EgydF4y2Ba υgydF4y2Ba ,gydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba 代表费米能级,传导带边缘,分别和价带边缘。gydF4y2Ba

考虑量子效应提供了更实用的设计仿真环境。净掺杂剖面如图鳍和活跃区域gydF4y2Ba 3gydF4y2Ba。翅片高度是不同的从10到40 nm和掺杂是不同的从10gydF4y2Ba15gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba到10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba1纳米氧化物厚度。掺杂的影响和鳍维度如翅片高度(gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba )FinFET的输出参数是研究利用TCAD工具。评价翅片高度和翅片掺杂浓度对应于更好的设备性能。gydF4y2Ba

三角FinFET。(a)三角鳍材料和净掺杂三角鳍。(b)净掺杂在活跃的地区。(c)设计FinFET的面具。gydF4y2Ba

 4所示。结果与讨论gydF4y2Ba

仿真结果表明,漏极电流三角FinFET的漏极电压50 mV随gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 在恒定掺杂浓度的10gydF4y2Ba15gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba和10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba如图gydF4y2Ba 4gydF4y2Ba。漏极电流的变化与掺杂是不同的翅片高度值评估。漏极电流随掺杂水平不断增加而减小gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 15和40 nm如图gydF4y2Ba 5gydF4y2Ba。高通道掺杂导致更多的杂质散射水晶和结果是载流子迁移率会降低,从而导致低漏电流,而在低掺杂浓度的情况下,当前更多的是由于较小的杂质散射如图gydF4y2Ba 5gydF4y2Ba。漏极电压保持在50 mV开关电流比的测量。在研究了当前栅电压(gydF4y2Ba VgydF4y2Ba ggydF4y2Ba )= 1 V,电流测量gydF4y2Ba VgydF4y2Ba ggydF4y2Ba =gydF4y2Ba 0gydF4y2Ba V。gydF4y2Ba

三角FinFET的传递特性。(一)低掺杂度(10gydF4y2Ba15gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba)。高掺杂水平(b) (10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba)。gydF4y2Ba

三角FinFET的传递特性。(一)15 nm翅片高度。(b) 40 nm翅片高度。gydF4y2Ba

开关电流的变化比例不同gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 对不同掺杂含量如图gydF4y2Ba 6gydF4y2Ba。为了最大化这一比率,掺杂水平要高(即。,10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba),因为从目前还少的通道掺杂类似于高电流,导致更好的开/关电流比率。gydF4y2Ba

开关与翅片高度流动比率的变化不同掺杂浓度在1纳米氧化物厚度。gydF4y2Ba

十年变化的栅电压变化在漏极电流被称为阈下摇摆(SS)。它是计算使用(gydF4y2Ba 3gydF4y2Ba)将漏极电压保持在50 mV。gydF4y2Ba (3)gydF4y2Ba 年代gydF4y2Ba 年代gydF4y2Ba =gydF4y2Ba dgydF4y2Ba VgydF4y2Ba ggydF4y2Ba dgydF4y2Ba 日志gydF4y2Ba ⁡gydF4y2Ba 我gydF4y2Ba dgydF4y2Ba 。gydF4y2Ba

掺杂水平低,学生减少gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 。高掺杂水平(10gydF4y2Ba17gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba和10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba)学生减少gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 10到30 nm范围增加gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 后30 nm。党卫军的掺杂水平的比较表明,高掺杂导致降低SS如图gydF4y2Ba 7gydF4y2Ba。gydF4y2Ba

SS与翅片高度的变化对不同掺杂浓度在1纳米氧化物厚度。gydF4y2Ba

DIBL计算、模拟(漏极电压20 mV和1 V)执行对每个输入工艺参数的组合。实验的水平位移传递特征gydF4y2Ba VgydF4y2Ba dgydF4y2Ba = 20 mV和1 V恒定漏极电流被定义为DIBL [gydF4y2Ba 13gydF4y2Ba]。gydF4y2Ba

不断的漏极电流的传输特性观测水平位移的计算给出DIBL (gydF4y2Ba 13gydF4y2Ba]gydF4y2Ba (4)gydF4y2Ba 我gydF4y2Ba DgydF4y2Ba 我gydF4y2Ba BgydF4y2Ba lgydF4y2Ba =gydF4y2Ba 10gydF4y2Ba - - - - - -gydF4y2Ba 7gydF4y2Ba ×gydF4y2Ba WgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba lgydF4y2Ba 一个gydF4y2Ba 。gydF4y2Ba WgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba 是有效的通道宽度和矩形FinFET的定义是gydF4y2Ba (5)gydF4y2Ba WgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba =gydF4y2Ba 2gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba +gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 。gydF4y2Ba

WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 对矩形FinFET常数在三角FinFET的鳍,但它不同gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 。gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba 来gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 。gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba 。在[gydF4y2Ba 14gydF4y2Ba),相当于梯形FinFET的翅片宽度gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba = 5 nm和gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba = 15海里的重心。同样的概念可以扩展到寻找等效鳍宽度三角FinFET的重心,可以给出gydF4y2Ba (6)gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba =gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba +gydF4y2Ba αgydF4y2Ba 1gydF4y2Ba +gydF4y2Ba αgydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba - - - - - -gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba (7)gydF4y2Ba αgydF4y2Ba =gydF4y2Ba 2gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba +gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba 2gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba +gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba 。gydF4y2Ba 设备设计的三角形gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba = 1海里,gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba = 15海里,因此(gydF4y2Ba 7gydF4y2Ba),gydF4y2Ba αgydF4y2Ba =gydF4y2Ba 1.82353gydF4y2Ba 。自gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 从10到40 nm,多样的价值gydF4y2Ba WgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba 和gydF4y2Ba 我gydF4y2Ba DgydF4y2Ba 我gydF4y2Ba BgydF4y2Ba lgydF4y2Ba 表中列出gydF4y2Ba 2gydF4y2Ba。gydF4y2Ba

的变化gydF4y2Ba WgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba 和gydF4y2Ba 我gydF4y2Ba DgydF4y2Ba 我gydF4y2Ba BgydF4y2Ba lgydF4y2Ba 与gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba 。gydF4y2Ba

SNgydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba (nm)gydF4y2Ba WgydF4y2Ba egydF4y2Ba fgydF4y2Ba fgydF4y2Ba (nm)gydF4y2Ba 我gydF4y2Ba DgydF4y2Ba 我gydF4y2Ba BgydF4y2Ba lgydF4y2Ba (gydF4y2Ba µgydF4y2Ba 一)gydF4y2Ba
(gydF4y2Ba 1gydF4y2Ba )gydF4y2Ba 10gydF4y2Ba 30.042gydF4y2Ba 0.1502083gydF4y2Ba
(gydF4y2Ba 2gydF4y2Ba )gydF4y2Ba 15gydF4y2Ba 40.042gydF4y2Ba 0.2002083gydF4y2Ba
(gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 20.gydF4y2Ba 50.042gydF4y2Ba 0.2502083gydF4y2Ba
(gydF4y2Ba 4gydF4y2Ba )gydF4y2Ba 30.gydF4y2Ba 70.042gydF4y2Ba 0.3502083gydF4y2Ba
(gydF4y2Ba 5gydF4y2Ba )gydF4y2Ba 40gydF4y2Ba 90.042gydF4y2Ba 0.4502083gydF4y2Ba

DIBL值提高高通道掺杂;这是由于高掺杂的原因通道减少流失潜在的影响到它进一步的盾牌从排水通道终端。在[gydF4y2Ba 13gydF4y2Ba),长度25 nm门装置是不规则的FinFET显示装置gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba /gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba 小于0.2党卫军的范围是74 mV / 76年12月,mV / 80年12月,DIBL mV / V 90 mV / V。在这个工作中,仿真结果表明,与门的长度减少到20海里,gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba = 1海里gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba = 15 nm(例如,gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba tgydF4y2Ba ogydF4y2Ba pgydF4y2Ba /gydF4y2Ba WgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba bgydF4y2Ba ogydF4y2Ba tgydF4y2Ba = 0.0667),学生可以实现低见65.5 mV / 12月和DIBL可以最小化到32 mV / V如图gydF4y2Ba 7gydF4y2Ba和gydF4y2Ba 8gydF4y2Ba。gydF4y2Ba

DIBL与翅片高度的变化对不同掺杂浓度在1纳米氧化物厚度。gydF4y2Ba

当前的设备是随掺杂浓度的增加;然而掺杂浓度增加会导致增加在开关电流比率。SS和DIBL减少高掺杂浓度15 nm翅片高度。依赖的电流,开关电流比,SS, DIBL掺杂浓度不同的栅氧化层厚度如图gydF4y2Ba 9gydF4y2Ba。它注意到流动会降低高掺杂,因此结果在电流也较小,漏电流降低从而导致改善开关电流比率。获得更好的价值观SS和DIBL掺杂的10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba比10gydF4y2Ba15gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba。氧化层厚度为0.5 nm展示了DIBL更好的结果。这是由于这一事实门有很强的渠道的控制三个方面gydF4y2Ba TgydF4y2Ba ogydF4y2Ba xgydF4y2Ba =gydF4y2Ba 0.5gydF4y2Ba 纳米相比gydF4y2Ba TgydF4y2Ba ogydF4y2Ba xgydF4y2Ba =gydF4y2Ba 1gydF4y2Ba 海里的影响降低排水通道。因此,阈值电压变化影响较小的漏极电压和结果应用于DIBL低。同时,高频振荡器的使用gydF4y2Ba2gydF4y2Ba同时作为闸极介电层可以规模氧化厚度不增加门隧道电流。gydF4y2Ba

FinFET输出参数的变化对不同掺杂浓度gydF4y2Ba TgydF4y2Ba ogydF4y2Ba xgydF4y2Ba = 0.5和1 nm和gydF4y2Ba HgydF4y2Ba fgydF4y2Ba 我gydF4y2Ba ngydF4y2Ba = 15海里。(一)电流。(b)开关电流比率。(c) (d) DIBL党卫军。gydF4y2Ba

 5。结论gydF4y2Ba

仿真结果表明,工艺参数的变异FinFET FinFET的性能参数有相当大的影响。由于前鳍宽度,减少门控制通道是改善,它会导致更好的性能。开关电流比率大幅减少和降低掺杂浓度和增加翅片高度。开关电流比是改善高掺杂(10gydF4y2Ba18gydF4y2Ba/厘米gydF4y2Ba3gydF4y2Ba)和最小的翅片高度(10海里)。党卫军更适合最大掺杂浓度与20 nm翅片高度。DIBL最适合最大掺杂浓度与15 nm翅片高度。1纳米栅氧化层,DIBL降低掺杂。0.5纳米栅氧化层1的结果优于纳米栅氧化层提供翅片高度小于15海里。翅片高度超过15海里,表现在1纳米氧化物厚度更好。gydF4y2Ba

 的利益冲突gydF4y2Ba

作者宣称没有利益冲突有关的出版。gydF4y2Ba

 身份验证gydF4y2Ba C。gydF4y2Ba 艾伦gydF4y2Ba C。gydF4y2Ba 布拉特纳gydF4y2Ba 一个。gydF4y2Ba BergstromgydF4y2Ba D。gydF4y2Ba 火盆gydF4y2Ba M。gydF4y2Ba 泊斯德gydF4y2Ba M。gydF4y2Ba 比勒gydF4y2Ba M。gydF4y2Ba ChikarmanegydF4y2Ba V。gydF4y2Ba 甘尼gydF4y2Ba T。gydF4y2Ba 格拉斯曼gydF4y2Ba T。gydF4y2Ba 格罗弗gydF4y2Ba R。gydF4y2Ba 汉gydF4y2Ba W。gydF4y2Ba HankengydF4y2Ba D。gydF4y2Ba HattendorfgydF4y2Ba M。gydF4y2Ba 昂特热gydF4y2Ba P。gydF4y2Ba HeussnergydF4y2Ba R。gydF4y2Ba 希克斯gydF4y2Ba J。gydF4y2Ba IngerlygydF4y2Ba D。gydF4y2Ba 耆那教徒的gydF4y2Ba P。gydF4y2Ba JaloviargydF4y2Ba 年代。gydF4y2Ba 詹姆斯gydF4y2Ba R。gydF4y2Ba 琼斯gydF4y2Ba D。gydF4y2Ba 乔普林此举gydF4y2Ba J。gydF4y2Ba JoshigydF4y2Ba 年代。gydF4y2Ba 凯尼恩gydF4y2Ba C。gydF4y2Ba 刘gydF4y2Ba H。gydF4y2Ba 麦克费登gydF4y2Ba R。gydF4y2Ba 麦金太尔gydF4y2Ba B。gydF4y2Ba NeirynckgydF4y2Ba J。gydF4y2Ba 帕克gydF4y2Ba C。gydF4y2Ba 管道gydF4y2Ba lgydF4y2Ba 帖子gydF4y2Ba 我。gydF4y2Ba 普拉丹gydF4y2Ba 年代。gydF4y2Ba 王子gydF4y2Ba M。gydF4y2Ba RameygydF4y2Ba 年代。gydF4y2Ba 雷诺兹gydF4y2Ba T。gydF4y2Ba 罗斯勒gydF4y2Ba J。gydF4y2Ba 桑福德gydF4y2Ba J。gydF4y2Ba SeiplegydF4y2Ba J。gydF4y2Ba 史密斯gydF4y2Ba P。gydF4y2Ba 托马斯。gydF4y2Ba C。gydF4y2Ba 去往gydF4y2Ba D。gydF4y2Ba TroegergydF4y2Ba T。gydF4y2Ba 韦伯gydF4y2Ba C。gydF4y2Ba YashargydF4y2Ba P。gydF4y2Ba 泽瓦茨基gydF4y2Ba K。gydF4y2Ba MistrygydF4y2Ba K。gydF4y2Ba 22纳米高性能和低功耗CMOS技术耗竭三栅极晶体管、自对准接触和高密度MIM电容器gydF4y2Ba 诉讼VLSI技术(VLSIT研讨会上的12)gydF4y2Ba 2012年6月gydF4y2Ba 美国夏威夷火奴鲁鲁gydF4y2Ba 131年gydF4y2Ba 132年gydF4y2Ba 10.1109 / vlsit.2012.6242496gydF4y2Ba 2 - s2.0 - 84866526723gydF4y2Ba 穆赫辛尼经常gydF4y2Ba J。gydF4y2Ba MeindlgydF4y2Ba j . D。gydF4y2Ba 扩展矩形和梯形渠道FinFET的极限gydF4y2Ba IEEE绿色技术研讨会论文集gydF4y2Ba 2013年4月gydF4y2Ba 美国科罗拉多州丹佛gydF4y2Ba 204年gydF4y2Ba 210年gydF4y2Ba 盖纳gydF4y2Ba b D。gydF4y2Ba 哈桑gydF4y2Ba 年代。gydF4y2Ba 翅片形状影响FinFET泄漏与应用程序multithreshold ultralow-leakage FinFET的设计gydF4y2Ba IEEE电子设备gydF4y2Ba 2014年gydF4y2Ba 61年gydF4y2Ba 8gydF4y2Ba 2738年gydF4y2Ba 2744年gydF4y2Ba 10.1109 / TED.2014.2331190gydF4y2Ba 2 - s2.0 - 84905258489gydF4y2Ba 不结盟运动gydF4y2Ba H。gydF4y2Ba 胫骨gydF4y2Ba C。gydF4y2Ba 电流的影响在锥形形状(矩形)FinFET阈值电压变化引起的功函数变化gydF4y2Ba IEEE电子设备gydF4y2Ba 2014年gydF4y2Ba 61年gydF4y2Ba 6gydF4y2Ba 2007年gydF4y2Ba 2011年gydF4y2Ba 10.1109 / TED.2014.2318696gydF4y2Ba 2 - s2.0 - 84901395151gydF4y2Ba 杜阿尔特gydF4y2Ba j . P。gydF4y2Ba PaydavosigydF4y2Ba N。gydF4y2Ba VenugopalamgydF4y2Ba 年代。gydF4y2Ba SachidgydF4y2Ba 一个。gydF4y2Ba 胡gydF4y2Ba C。gydF4y2Ba 统一FinFET紧凑模型:造型梯形三重门FinFETsgydF4y2Ba 程序模拟国际会议上的半导体工艺和设备(SISPAD 13)gydF4y2Ba 2013年9月gydF4y2Ba 英国格拉斯哥gydF4y2Ba 135年gydF4y2Ba 138年gydF4y2Ba 吴gydF4y2Ba K。gydF4y2Ba 丁gydF4y2Ba 裴伟伟。gydF4y2Ba 蒋介石gydF4y2Ba M.-H。gydF4y2Ba 性能优势和三角形FinFETs节能gydF4y2Ba 18国际会议上模拟半导体学报》流程和设备(SISPAD 13)gydF4y2Ba 2013年9月gydF4y2Ba 英国苏格兰gydF4y2Ba 143年gydF4y2Ba 146年gydF4y2Ba 10.1109 / sispad.2013.6650595gydF4y2Ba 2 - s2.0 - 84891122704gydF4y2Ba PoljakgydF4y2Ba M。gydF4y2Ba 约万诺维奇gydF4y2Ba V。gydF4y2Ba SuligojgydF4y2Ba T。gydF4y2Ba SOI和批量FinFET:身体掺杂对设备特征和角落效应的影响gydF4y2Ba 学报14 IEEE地中海电工会议gydF4y2Ba 2008年gydF4y2Ba 425年gydF4y2Ba 430年gydF4y2Ba 吴gydF4y2Ba X。gydF4y2Ba 陈gydF4y2Ba p c . H。gydF4y2Ba 陈gydF4y2Ba M。gydF4y2Ba 影响的不规则的鳍截面FinFET的电特性gydF4y2Ba IEEE电子设备gydF4y2Ba 2005年gydF4y2Ba 52gydF4y2Ba 1gydF4y2Ba 63年gydF4y2Ba 68年gydF4y2Ba 10.1109 / TED.2004.841334gydF4y2Ba 2 - s2.0 - 12344316066gydF4y2Ba 裴gydF4y2Ba G。gydF4y2Ba KedzierskigydF4y2Ba J。gydF4y2Ba OldigesgydF4y2Ba P。gydF4y2Ba IeonggydF4y2Ba M。gydF4y2Ba 菅直人gydF4y2Ba e c c。gydF4y2Ba FinFET设计考虑基于3 d仿真建模和分析gydF4y2Ba IEEE电子设备gydF4y2Ba 2002年gydF4y2Ba 49gydF4y2Ba 8gydF4y2Ba 1411年gydF4y2Ba 1419年gydF4y2Ba 10.1109 / TED.2002.801263gydF4y2Ba 2 - s2.0 - 0036684706gydF4y2Ba FasarakisgydF4y2Ba N。gydF4y2Ba KaratsorigydF4y2Ba t。gydF4y2Ba TsormpatzoglougydF4y2Ba 一个。gydF4y2Ba TassisgydF4y2Ba d . H。gydF4y2Ba PapathanasiougydF4y2Ba K。gydF4y2Ba 机械舞gydF4y2Ba M。gydF4y2Ba GhibaudogydF4y2Ba G。gydF4y2Ba DimitriadisgydF4y2Ba c。gydF4y2Ba 纳米尺度的梯形finFETs紧凑型建模gydF4y2Ba IEEE电子设备gydF4y2Ba 2014年gydF4y2Ba 61年gydF4y2Ba 2gydF4y2Ba 324年gydF4y2Ba 332年gydF4y2Ba 10.1109 / TED.2013.2284503gydF4y2Ba 2 - s2.0 - 84893724755gydF4y2Ba http://www.cogenda.com/article/Gds2MeshgydF4y2Ba 视觉TCAD小册子gydF4y2Ba http://www.cogenda.com/article/downloadsgydF4y2Ba 3 d FinFET模拟与密度梯度(DG)量子修正模型,gydF4y2Ba http://www.cogenda.com/article/examples FinFET-dggydF4y2Ba ThapagydF4y2Ba N。gydF4y2Ba 孔雀王朝gydF4y2Ba lgydF4y2Ba 用gydF4y2Ba R。gydF4y2Ba 性能促进High-K介电MOSFETgydF4y2Ba 国际期刊《计算机科学的创新和发展gydF4y2Ba 2014年gydF4y2Ba 3gydF4y2Ba 98年gydF4y2Ba 103年gydF4y2Ba