功率半导体提供基本构建块在几乎所有能量转换,传输,今天和分销网络。从系统设计的角度来看,半导体器件,使降低了功率损耗,提供更高的功率密度,促进转换器设计紧凑,同时带来降低整个系统的成本将被视为关键技术非常高功率应用程序的助推器。考虑到电力电子产品可靠性的考虑,半导体器件(gydF4y2Ba 1gydF4y2Ba- - - - - -gydF4y2Ba 10gydF4y2Ba)也计算高功率要求苛刻的应用程序环境(gydF4y2Ba 3gydF4y2Ba,gydF4y2Ba 4gydF4y2Ba,gydF4y2Ba 9gydF4y2Ba]。最近,碳化硅(SiC)材料获得了大量的利益作为一个有前途的候选人为高功率和高温应用。相比传统的硅材料(今天用于标准CMOS和各种高功率应用程序从25到125°C),碳化硅是一种宽禁带材料(即。3倍比(即Si)有较大的热导率值。,3倍于Si)和较大的击穿电场强度(即。,10times than that of Si) and offers larger carrier saturation velocity (i.e., 2 times than that of Si). Because of these unique features, SiC material is well blessed for high power devices [ 10gydF4y2Ba- - - - - -gydF4y2Ba 20.gydF4y2Ba)应用程序从−75到550°C (gydF4y2Ba 4gydF4y2Ba]。gydF4y2Ba

基于碳化硅半导体器件如肖特基二极管(gydF4y2Ba 3gydF4y2Ba(jfet)[],结型场效应晶体管gydF4y2Ba 8gydF4y2Ba,gydF4y2Ba 9gydF4y2Ba双极结晶体管(是)[],gydF4y2Ba 4gydF4y2Ba- - - - - -gydF4y2Ba 7gydF4y2Ba),金属氧化物半导体场效应晶体管(mosfet) [gydF4y2Ba 11gydF4y2Ba- - - - - -gydF4y2Ba 15gydF4y2Ba),绝缘栅场效应晶体管(igbt) [gydF4y2Ba 16gydF4y2Ba- - - - - -gydF4y2Ba 20.gydF4y2Ba)和集成门转换晶体闸流管(igct) [gydF4y2Ba 10gydF4y2Ba)今天探索潜在的候选人,以满足日益增长的需求从电力系统紧凑性的观点,提高功率密度,同时降低整体系统的损失。当重大进展在材料和设备水平的研究,导致了这些设备的商业化,可靠性的担忧已经提高了钝化过程中要么是机器/ jfet [gydF4y2Ba 7gydF4y2Ba,gydF4y2Ba 8gydF4y2Ba]或场效应管栅极绝缘层过程/ igbt (gydF4y2Ba 11gydF4y2Ba- - - - - -gydF4y2Ba 20.gydF4y2Ba,可能存在一个限制因素这些设备在真实的应用程序的性能可靠。注意,大多数这些设备使用二氧化硅(SiOgydF4y2Ba_2gydF4y2Ba)作为钝化层保护设备表面或闸极介电层的过程。虽然可以热氧化产生SiO原文如此gydF4y2Ba_2gydF4y2Ba在它的表面,一个基本SiO固有的缺点gydF4y2Ba_2gydF4y2Ba介电常数低,低于2.5倍的碳化硅材料也具有贫困在SiO接口属性吗gydF4y2Ba_2gydF4y2Ba/ SiC结。这导致比例更大的电场增强的电介质相比,在半导体层下面,这是一个新的电介质介电常数的原因至少有相似的碳化硅材料和界面态密度较低的设备所需的应用程序。注意,这个不等式的介电常数通常需要设备操作在SiC材料击穿电场远低于领域为了避免过早SiOgydF4y2Ba_2gydF4y2Ba在设备表面击穿。这些SiO的性能gydF4y2Ba_2gydF4y2Ba/ SiC接口mosfet(是),改善了各种氧化(gydF4y2Ba 21gydF4y2Ba,gydF4y2Ba 22gydF4y2Ba)或氮化方法(gydF4y2Ba 21gydF4y2Ba,gydF4y2Ba 22gydF4y2Ba),但他们的现实的商业化潜力仍然受限于低通道流动由于传导带附近的界面状态密度高。一般来说,界面态密度gydF4y2Ba (gydF4y2Ba DgydF4y2Ba 它gydF4y2Ba )gydF4y2Ba 在SiOgydF4y2Ba_2gydF4y2Ba/ SiC接口高至少两到三个数量级(~ 10gydF4y2Ba^12gydF4y2Ba电动汽车gydF4y2Ba^{−1gydF4y2Ba}厘米gydF4y2Ba^{−2gydF4y2Ba})[gydF4y2Ba 23gydF4y2Ba- - - - - -gydF4y2Ba 26gydF4y2Ba相对成熟的Si / SiO相比)gydF4y2Ba_2gydF4y2Ba接口。gydF4y2Ba

克服上述问题与SiO有关gydF4y2Ba_2gydF4y2Ba在原文如此,潜在的各种高gydF4y2Ba kgydF4y2Ba 门电介质(如gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba高频振荡器,gydF4y2Ba_2gydF4y2BaAlN,洛杉矶gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2BaYgydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba,艾尔。gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和助教gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_5gydF4y2Ba)[gydF4y2Ba 27gydF4y2Ba- - - - - -gydF4y2Ba 43gydF4y2Ba是最近正在研究碳化硅金属氧化物半导体技术。其中,艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba越来越关注潜在的替代SiO吗gydF4y2Ba_2gydF4y2Ba主要是由于其优秀的与碳化硅晶格匹配,其高兼容gydF4y2Ba kgydF4y2Ba 值4 h-sic,良好的热稳定性,合理高4 h-sic之间传导带偏移量和艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和相对较大的介电能带。同样,高频振荡器gydF4y2Ba_2gydF4y2Ba被认为是另一个有趣的候选人4 h-sic MOS器件由于其高吗gydF4y2Ba kgydF4y2Ba 价值。然而,它的能带隙SiO相比相对较小gydF4y2Ba_2gydF4y2Ba或铝gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba闸极介电层。利用高gydF4y2Ba kgydF4y2Ba 介电值与低能带隙的问题,但这个问题是被插入夹一层SiO解决gydF4y2Ba_2gydF4y2Ba高频振荡器之间gydF4y2Ba_2gydF4y2Ba和4 h-sic [gydF4y2Ba 35gydF4y2Ba,gydF4y2Ba 43gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba]或半岛之间gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和4 h-sic [gydF4y2Ba 36gydF4y2Ba,gydF4y2Ba 38gydF4y2Ba,gydF4y2Ba 40gydF4y2Ba,gydF4y2Ba 41gydF4y2Ba]。另一方面,显著减少漏电流密度已经观察到高gydF4y2Ba kgydF4y2Ba 拉gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba结构(即。,smaller bandgap than that of SiO_2gydF4y2Ba)当一个6 nm厚的热氮化SiOgydF4y2Ba_2gydF4y2Ba一直拉之间插入gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和原文如此gydF4y2Ba 45gydF4y2Ba]。最近使用高的设备性能gydF4y2Ba kgydF4y2Ba 闸极介电层4 h-sic基于mosfet (gydF4y2Ba 38gydF4y2Ba- - - - - -gydF4y2Ba 41gydF4y2Ba)展示了未来SiC设备商业化整体良好的进展。gydF4y2Ba

类似传统使用高-低功率设备gydF4y2Ba kgydF4y2Ba 闸极介电层/ Si的主要挑战之一是SiC-MOSFETs显著降低通道流动由于高界面状态密度和界面表面粗糙度通过散射和运营商在SiO诱捕效果gydF4y2Ba_2gydF4y2Ba/ SiC接口。这表面粗糙度对栅氧化层的可靠性构成威胁,进一步导致阈值电压的不稳定。而对于成熟SiOgydF4y2Ba_2gydF4y2Ba/ Si接口通道流动谎言接近普遍的流动曲线,流动性高gydF4y2Ba kgydF4y2Ba 闸极介电层界面,如果是远低于普遍曲线和真正的原因还不是很清楚gydF4y2Ba 25gydF4y2Ba]。通道流动的价值观与热生长SiO SiC mosfetgydF4y2Ba_2gydF4y2Ba作为闸极介电层存在不可接受的低价值的10厘米gydF4y2Ba^2gydF4y2Ba/ V·s由于界面陷阱密度高(gydF4y2Ba 12gydF4y2Ba,gydF4y2Ba 13gydF4y2Ba]。Postoxidation退火的栅氧化层在任何/ NgydF4y2Ba_2gydF4y2BaO(氮/一氧化二氮)(gydF4y2Ba 14gydF4y2Ba)和POClgydF4y2Ba_3gydF4y2Ba(gydF4y2Ba 15gydF4y2Ba)环境有助于进一步提高这个值为50 (gydF4y2Ba 32gydF4y2Ba),89厘米gydF4y2Ba^2gydF4y2Ba/ V·s [gydF4y2Ba 15gydF4y2Ba),分别。150厘米的纪录峰值通道流动gydF4y2Ba^2gydF4y2Ba/ V·s也被报道后执行氧化法在氧化铝的存在gydF4y2Ba 11gydF4y2Ba]SiOgydF4y2Ba_2gydF4y2Ba/ SiC接口基于mosfet。最近,改善通道流动超过100厘米gydF4y2Ba^2gydF4y2Ba/ V·s使用组合”gydF4y2Ba 某人gydF4y2Ba +gydF4y2Ba 没有gydF4y2Ba “过程与counterdoping某人的双重机制(即。、锑)和界面陷阱钝化没有报道(gydF4y2Ba 46gydF4y2Ba)4 h-sic mosfet。超高通道流动已经证明4 h-sic-mosfets艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba门绝缘体组合在低温下的有机化学气相沉积(gydF4y2Ba 38gydF4y2Ba]。相对较高的场效应通道流动的64厘米gydF4y2Ba^2gydF4y2Ba/ V·s时获得的gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba门绝缘子沉积在190°C。此外,284厘米的场效应迁移率极高gydF4y2Ba^2gydF4y2Ba/ V·s是获得一个MOSFET捏造超薄热生长gydF4y2Ba SiOgydF4y2Ba xgydF4y2Ba 层之间插入gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和原文如此gydF4y2Ba 38gydF4y2Ba]。然而,在另一个调查,同一组(gydF4y2Ba 38gydF4y2Ba,gydF4y2Ba 40gydF4y2Ba)表现出显著的增加流动性通过插入细SiO频道gydF4y2Ba_2gydF4y2Ba层(1 - 2海里)之间gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和原文如此gydF4y2Ba 41gydF4y2Ba]。多层介质的最大渠道流动gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba/ SiOgydF4y2Ba_2gydF4y2Ba/ SiC基于mosfet高达300厘米gydF4y2Ba^2gydF4y2Ba据报道使用/ V·s栅极绝缘层薄膜淀积温度低。注意三个积极成果发表在科学文献[gydF4y2Ba 35gydF4y2Ba- - - - - -gydF4y2Ba 43gydF4y2Ba使用薄SiO]通常预期gydF4y2Ba_2gydF4y2Ba层间高gydF4y2Ba kgydF4y2Ba 材料和碳化硅表面之下;也就是说,(i)层薄薄的SiOgydF4y2Ba_2gydF4y2Ba作为阻挡层与碳化硅衬底对不必要的化学反应在高gydF4y2Ba kgydF4y2Ba 增长,(2)界面状态密度应该低于高收入增长gydF4y2Ba kgydF4y2Ba 在碳化硅表面直接材料,(3)插入SiOgydF4y2Ba_2gydF4y2Ba层将进一步减少库仑散射的影响从固定费用高-中gydF4y2Ba kgydF4y2Ba 电影。总之,使用高,这些初步的研究结果gydF4y2Ba kgydF4y2Ba 多层介质(gydF4y2Ba 35gydF4y2Ba- - - - - -gydF4y2Ba 43gydF4y2Ba)提供一个公平的晋升SiC MOSFET通过减少接口技术的发展状态密度(gydF4y2Ba DgydF4y2Ba 它gydF4y2Ba 纯SiO相比)gydF4y2Ba_2gydF4y2Ba/ SiC接口。gydF4y2Ba

各种电介质的列表(gydF4y2Ba 23gydF4y2Ba- - - - - -gydF4y2Ba 26gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba,gydF4y2Ba 45gydF4y2Ba)和他们的物理性质见表gydF4y2Ba 1gydF4y2Ba。图gydF4y2Ba 1gydF4y2Ba显示了分析趋势的能带隙能量作为材料的介电常数的函数(gydF4y2Ba 23gydF4y2Ba- - - - - -gydF4y2Ba 25gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba,gydF4y2Ba 45gydF4y2Ba]。注意的能量隙介电材料有直接相关性与栅泄漏电流通过传导带边缘偏移值,更能带能量的介电材料意味着一个更好的机会获得更大的传导gydF4y2Ba (gydF4y2Ba ΔgydF4y2Ba 如ydF4y2Ba CgydF4y2Ba )gydF4y2Ba 或价带gydF4y2Ba (gydF4y2Ba ΔgydF4y2Ba 如ydF4y2Ba VgydF4y2Ba )gydF4y2Ba 补偿在半导体和栅极电介质的界面。有趣的是,低传导带偏移量预计对介电材料由于小隙不同介质的界面和SiC相比,硅材料对应所示实验提取的值从文献[gydF4y2Ba 23gydF4y2Ba,gydF4y2Ba 24gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba)表gydF4y2Ba 1gydF4y2Ba。因此,这项工作的目的调查各种电介质可以使用作为一个潜在的候选人4 h-sic mosfet。影响介电常数、介质厚度、界面态密度使用二维数值计算机模拟研究。gydF4y2Ba

的横截面示意图视图模拟4 h-sic基础和MOSFET的净掺杂剖面如图gydF4y2Ba 2gydF4y2Ba。为了简单起见,只剩下一半的设备水平维度的4gydF4y2Ba μgydF4y2Ba m是模拟通道长度为0.8gydF4y2Ba μgydF4y2Ba 25 m。一个漂移层厚度gydF4y2Ba μgydF4y2Ba m与掺杂浓度gydF4y2Ba 5gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba 14gydF4y2Ba 厘米gydF4y2Ba - - - - - -gydF4y2Ba 3gydF4y2Ba 是用来获得一个假想的设备屏蔽至少1700 V的电压。设备模拟执行考虑能带缩小模型(gydF4y2Ba 47gydF4y2Ba),俄歇复合模式gydF4y2Ba 47gydF4y2Ba),Shockley-Read-Hall (SRH)重组gydF4y2Ba 47gydF4y2Ba)、掺杂和温度相关的领域流动模型(gydF4y2Ba 47gydF4y2Ba),和不完全电离模型(gydF4y2Ba 47gydF4y2Ba]。此外,所有的模拟进行了利用狄拉克费米统计数据。利用物理模型(如隙,不完全电离,流动模型,和载体寿命)及其参数在这项工作之前已经申请4 h-sic设备(gydF4y2Ba 6gydF4y2Ba,gydF4y2Ba 19gydF4y2Ba,gydF4y2Ba 20.gydF4y2Ba,gydF4y2Ba 28gydF4y2Ba]。网格点的总数是40000,而在表面网格分辨率接口和pn结地区0.2 - -0.3海里。目前的模拟中使用的材料参数在表中列出gydF4y2Ba 2gydF4y2Ba和gydF4y2Ba 3gydF4y2Ba和之前一直在前仿真和验证文件用于4 h-sic是(gydF4y2Ba 5gydF4y2Ba- - - - - -gydF4y2Ba 7gydF4y2Ba)和4 h-sic IGBT (gydF4y2Ba 19gydF4y2Ba,gydF4y2Ba 20.gydF4y2Ba)设备。承运人一生在不同地区的设备模拟了考虑掺杂和温度相关的载体寿命模型(gydF4y2Ba 6gydF4y2Ba,gydF4y2Ba 20.gydF4y2Ba]:gydF4y2Ba (1)gydF4y2Ba τgydF4y2Ba ngydF4y2Ba ,gydF4y2Ba pgydF4y2Ba =gydF4y2Ba τgydF4y2Ba 马克斯gydF4y2Ba ⁡gydF4y2Ba ,gydF4y2Ba ngydF4y2Ba ,gydF4y2Ba pgydF4y2Ba TgydF4y2Ba /gydF4y2Ba 300年gydF4y2Ba 1.72gydF4y2Ba 1gydF4y2Ba +gydF4y2Ba NgydF4y2Ba /gydF4y2Ba 3gydF4y2Ba ×gydF4y2Ba 1gydF4y2Ba 0gydF4y2Ba 17gydF4y2Ba 0.3gydF4y2Ba 。gydF4y2Ba

广泛的乐队的偏移值不同电介质材料对4 h-sic已经在文献中报道(gydF4y2Ba 21gydF4y2Ba- - - - - -gydF4y2Ba 27gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba,gydF4y2Ba 45gydF4y2Ba]。几个潜在的高gydF4y2Ba kgydF4y2Ba 介电材料(例如,见下表gydF4y2Ba 1gydF4y2Ba),乐队偏移值对4 h-sic材料仍然是未知的。在当前的仿真,电子亲和能值调整到正确的传导带补偿的各自的介电材料相当于其实验对4 h-sic提取价值。例如,实验提取的值gydF4y2Ba ΔgydF4y2Ba 如ydF4y2Ba CgydF4y2Ba 2.5,1.7,1.1,1.6,和1.7 eV SiO用于目前的模拟gydF4y2Ba_2gydF4y2Ba,艾尔。gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba高频振荡器,gydF4y2Ba_2gydF4y2Ba,ZrOgydF4y2Ba_2gydF4y2BaAlN材料,分别对应于44岁,31岁,45岁,35岁和57%,分别各自的能带隙的不同介质对4 h-sic。自gydF4y2Ba ΔgydF4y2Ba 如ydF4y2Ba CgydF4y2Ba 的一些电介质(例如,如果gydF4y2Ba_3gydF4y2BaNgydF4y2Ba_4gydF4y2BaYgydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba,洛杉矶gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba)仍然是未知的,50%的能带隙差异与传导带有关,几乎相似但更接近其他已知的介电材料(例如,SiOgydF4y2Ba_2gydF4y2Ba高频振荡器,gydF4y2Ba_2gydF4y2Ba)。gydF4y2Ba

注意,与时间有关的介质击穿(TDDB)电力半导体器件被认为是一个潜在的可靠性对介电层。由于硅和碳化硅金属氧化物半导体设备一般使用SiO为基础gydF4y2Ba_2gydF4y2Ba闸极介电层,复合势垒高度和传导带抵消碳化硅和SiO之间的区别gydF4y2Ba_2gydF4y2Ba相当小的Si同行(gydF4y2Ba 29日gydF4y2Ba- - - - - -gydF4y2Ba 32gydF4y2Ba]。这将导致更高的4 h-sic / SiO隧穿电流gydF4y2Ba_2gydF4y2Ba基于金属氧化物半导体系统比Si / SiOgydF4y2Ba_2gydF4y2Ba基于金属氧化物半导体设备。厚门氧化物(> 5.0海里),Fowler-Nordheim (FN)隧道机制已建议为介质击穿,特别是在高电场。自从FN隧穿早已经被用于描述基于SiC MOS电容(gydF4y2Ba 23gydF4y2Ba,gydF4y2Ba 29日gydF4y2Ba,gydF4y2Ba 30.gydF4y2Ba,gydF4y2Ba 32gydF4y2Ba,gydF4y2Ba 45gydF4y2Ba厚厚的电介质层(5-50海里),目前的工作因此考虑FN隧穿模型对各种介质的评估。直接穿隧穿过介质因此被排除在这个工作因为它占据非常薄的电介质(< 3海里)的隧道电流减少氧化物厚度呈指数增长。Fowler-Nordheim电流密度方程表示的隧穿电流栅极绝缘层表示为gydF4y2Ba (2)gydF4y2Ba JgydF4y2Ba FNgydF4y2Ba =gydF4y2Ba FgydF4y2Ba 一个gydF4y2Ba ·gydF4y2Ba 如ydF4y2Ba 2gydF4y2Ba ·gydF4y2Ba 经验值gydF4y2Ba ⁡gydF4y2Ba - - - - - -gydF4y2Ba FgydF4y2Ba BNgydF4y2Ba 如ydF4y2Ba ,gydF4y2Ba JgydF4y2Ba 跳频gydF4y2Ba =gydF4y2Ba FgydF4y2Ba 啊gydF4y2Ba ·gydF4y2Ba 如ydF4y2Ba 2gydF4y2Ba ·gydF4y2Ba 经验值gydF4y2Ba ⁡gydF4y2Ba - - - - - -gydF4y2Ba FgydF4y2Ba 黑洞gydF4y2Ba 如ydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba 如ydF4y2Ba 指定的大小在闸极介电层电场。gydF4y2Ba FgydF4y2Ba 一个gydF4y2Ba 和gydF4y2Ba FgydF4y2Ba BNgydF4y2Ba 是gydF4y2Ba 1。8gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba - - - - - -gydF4y2Ba 7gydF4y2Ba 和gydF4y2Ba 1.92gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba 8gydF4y2Ba 分别可调电子建模参数。同样的,gydF4y2Ba FgydF4y2Ba 啊gydF4y2Ba 和gydF4y2Ba FgydF4y2Ba 黑洞gydF4y2Ba 是gydF4y2Ba 1.83gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba - - - - - -gydF4y2Ba 7gydF4y2Ba 和gydF4y2Ba 1.91gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba 8gydF4y2Ba 分别建模参数洞。主要是,gydF4y2Ba FgydF4y2Ba 一个gydF4y2Ba (gydF4y2Ba FgydF4y2Ba 啊gydF4y2Ba )gydF4y2Ba 和gydF4y2Ba FgydF4y2Ba BNgydF4y2Ba (gydF4y2Ba FgydF4y2Ba 黑洞gydF4y2Ba )gydF4y2Ba 取决于隧道势垒高度(即gydF4y2Ba FgydF4y2Ba 一个gydF4y2Ba /gydF4y2Ba FgydF4y2Ba 啊gydF4y2Ba ∝gydF4y2Ba 1gydF4y2Ba /gydF4y2Ba ϕgydF4y2Ba bgydF4y2Ba 和gydF4y2Ba FgydF4y2Ba BNgydF4y2Ba /gydF4y2Ba FgydF4y2Ba 黑洞gydF4y2Ba ∝gydF4y2Ba ϕgydF4y2Ba bgydF4y2Ba 3gydF4y2Ba /gydF4y2Ba 2gydF4y2Ba )和有效质量的隧穿电子(空穴)[gydF4y2Ba 31日gydF4y2Ba)和势垒高度的定义是不同的金属/半导体的电子亲和力和介质。gydF4y2Ba

图gydF4y2Ba 3gydF4y2Ba说明了传导带能量图(a), SiC MOSFET (b)的电流电压特性,界面电场,电流密度在不同的登机口和偏见。而介电常数的高频振荡器gydF4y2Ba_2gydF4y2Ba比的SiO吗gydF4y2Ba_2gydF4y2Ba(见表gydF4y2Ba 1gydF4y2Ba),一个窄的能带隙的高频振荡器gydF4y2Ba_2gydF4y2Ba结果在较小的导带偏移量对碳化硅材料(图gydF4y2Ba 3(一个)gydF4y2Ba)。与这些小传导带偏移值,运营商隧道通过介质的概率显著增加,因此它可能会限制使用这种高收入的目的gydF4y2Ba kgydF4y2Ba 材料。坦纳et al。gydF4y2Ba 23gydF4y2Ba早些时候报告了一个传导带偏移0.7 - -0.9 eV的高频振荡器gydF4y2Ba_2gydF4y2Ba/ 4 h-sic界面,结果在势垒高度不足导致高得令人无法接受泄漏电流的值。泄漏电流密度高的小传导带偏移量和增加表面陷阱密度在高频振荡器gydF4y2Ba_2gydF4y2Ba/ SiC接口已经被报道(gydF4y2Ba 34gydF4y2Ba),可能有一个对MOSFET的电子传递性能的影响。注意,对于低功率电子产品,高频振荡器gydF4y2Ba_2gydF4y2Ba是一个有前途的栅氧化层材料Si-MOSFETs由于其高介电常数。然而,它的小隙5.7 eV礼物的价值昂贵的感情基于4 h-sic MOSFET和IGBT设备。另一方面,显著减少电场诱导在介电材料由于其高介电常数的值。介质的低波段补偿/ SiC接口最近通过引入一个超薄SiO解决gydF4y2Ba_2gydF4y2Ba碳化硅和高-界面层gydF4y2Ba kgydF4y2Ba 高频振荡器gydF4y2Ba_2gydF4y2Ba电介质(gydF4y2Ba 35gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba)基于SiC MOS结构。势垒高度1.5电动汽车已经从肖特基发射中提取特征,这是高于高频振荡器的报告值gydF4y2Ba_2gydF4y2Ba没有额外的界面SiO碳化硅表面上gydF4y2Ba_2gydF4y2Ba。因此,一个界面SiO的存在gydF4y2Ba_2gydF4y2Ba层增加带偏移量减少泄漏电流特征。当栅泄漏电流与夹SiO大幅减少gydF4y2Ba_2gydF4y2Ba(gydF4y2Ba 44gydF4y2Ba),进一步优化这个新图层堆栈需要一个干净的和突然的界面形态与界面最小化混合层的生成。注意,模拟的新与额外的SiO介电层堆栈gydF4y2Ba_2gydF4y2Ba被忽视了在这里主要是因为乐队对齐值是不能用于高频振荡器的整层堆栈吗gydF4y2Ba_2gydF4y2Ba/ SiOgydF4y2Ba_2gydF4y2Ba/ 4 h-sic [gydF4y2Ba 35gydF4y2Ba]。这可能是未来工作的目标,新的表面钝化和介质组合评估作为栅介质材料碳化硅mosfet和igbt。与固定的漏源极偏见,电流密度增加而增加的登机口的偏见。电流电压特性在不同的模拟MOSFET gate-source偏见显示减少的漏极电流饱和区域和导通电阻增加(例如,gydF4y2Ba RgydF4y2Ba 在gydF4y2Ba 被定义为一个坡的吗gydF4y2Ba 我gydF4y2Ba - - - - - -gydF4y2Ba VgydF4y2Ba 特征的线性区域设备操作偏差超过阈值对于一个给定的门:见图gydF4y2Ba 3 (b)gydF4y2Ba)和温度,与实验结果一致的4 h-sic基于mosfet (gydF4y2Ba 12gydF4y2Ba- - - - - -gydF4y2Ba 14gydF4y2Ba),因此允许并联高功率MOSFET器件的应用。增加导通电阻随温度下降主要是由于厚的散货船流动漂移层场效电晶体。gydF4y2Ba

固定介质厚度5 nm,电流密度绘制在图门gydF4y2Ba 4gydF4y2Bagate-source偏见的函数在恒定10 V各种电介质材料的漏源极电压。不同栅偏压漏源极偏压不变,MOSFET从积累(负偏压)耗尽,然后反转区域(正大门的偏见)。从6到12 MV /厘米,门口电流密度随介电常数的增加相应的材料。例如,电流密度为3.9×10gydF4y2Ba^{−4gydF4y2Ba}(1.3×10gydF4y2Ba^{−8gydF4y2Ba}),1.3 x 10gydF4y2Ba^{−4gydF4y2Ba}(2.5×10gydF4y2Ba^{−9gydF4y2Ba}),1.2×10gydF4y2Ba^{−5gydF4y2Ba}(6.8×10gydF4y2Ba^{−10gydF4y2Ba})和1.1 x 10gydF4y2Ba^{−5gydF4y2Ba}(1.3×10gydF4y2Ba^{−10gydF4y2Ba})/厘米gydF4y2Ba^2gydF4y2Ba对于SiOgydF4y2Ba_2gydF4y2Ba,艾尔。gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba,AlN和高频振荡器gydF4y2Ba_2gydF4y2Ba分别获得10点(7)MV / cm与介质厚度相等。而介电常数的高频振荡器gydF4y2Ba_2gydF4y2Ba比其他高收入吗gydF4y2Ba kgydF4y2Ba 电介质(如gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2BaAlN),这种优势是相当否定由于能带隙,因此小传导带高频振荡器的抵消gydF4y2Ba_2gydF4y2Ba与4 h-sic。模拟预测材料(AlN YgydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba)中等/高介电常数较小的带隙往往遭受更高的泄漏电流在负偏压(积累)由于较小的价带偏移量。这对于TiO实验早已经见证了gydF4y2Ba_2gydF4y2Ba (gydF4y2Ba 如ydF4y2Ba ggydF4y2Ba =gydF4y2Ba 3.5gydF4y2Ba 电动汽车gydF4y2Ba )gydF4y2Ba 材料已经显示出明显高于栅泄漏电流密度区域相比,积累gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba (gydF4y2Ba 如ydF4y2Ba ggydF4y2Ba =gydF4y2Ba 8.7gydF4y2Ba 电动汽车gydF4y2Ba )gydF4y2Ba 材料4 h-sic基于MOS电容(gydF4y2Ba 27gydF4y2Ba]。gydF4y2Ba

AlN和艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba是两个有前途的兼容与4 h-sic)候选人(几乎相似的介电常数与4 h-sic闸极介电层材料。然而,低能带隙(6.2 eV)相比,艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba(8.7 eV)或SiOgydF4y2Ba_2gydF4y2Ba(8.9 eV)为4 h-sic设备可能会失望,但原文如此的晶格失配只有1%以及热膨胀系数几乎相同的1000°C和高介电常数更令人鼓舞的参数。类似于高频振荡器gydF4y2Ba_2gydF4y2Ba和艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba(gydF4y2Ba 35gydF4y2Ba,gydF4y2Ba 36gydF4y2Ba,gydF4y2Ba 44gydF4y2Ba正如前面所讨论的,一个瘦SiOgydF4y2Ba_2gydF4y2Ba作为一个缓冲层已经插入(gydF4y2Ba 33gydF4y2Ba]SiC与AlN作为额外的阻挡层,以防止电子注入半导体介质,这可能进一步降低漏电流。图gydF4y2Ba 5gydF4y2Ba说明了SiO门电流密度gydF4y2Ba_2gydF4y2Ba和艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba电介质与不同厚度为300 K。门电流密度随介质厚度增加而减小。SiO相比gydF4y2Ba_2gydF4y2Ba,实现栅电流密度较低gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba材料闸极介电层厚度相等。艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba材料属于宽禁带(8.7 eV)的家庭,拥有2.8 eV的势垒与Si和4和1.7 eV h-sic传导带,分别。尽管传导带偏移量小于4 h-sic材料如果,这个值足够高能够有效地抑制载波注入的界面。门的电流密度gydF4y2Ba 2.0gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 3gydF4y2Ba (gydF4y2Ba 1。7gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 和gydF4y2Ba 3.5gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 3gydF4y2Ba (gydF4y2Ba 3.0gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 3gydF4y2Ba )gydF4y2Ba 是获得艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和SiOgydF4y2Ba_2gydF4y2Ba分别在10场假设20 MV /厘米(10)纳米厚闸极介电层。同样,一个门的电流密度gydF4y2Ba 3.0gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 13gydF4y2Ba (gydF4y2Ba 1。7gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 13gydF4y2Ba )gydF4y2Ba 和gydF4y2Ba 5.0gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 13gydF4y2Ba (gydF4y2Ba 5.6gydF4y2Ba egydF4y2Ba - - - - - -gydF4y2Ba 13gydF4y2Ba )gydF4y2Ba 预计为基地gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和SiOgydF4y2Ba_2gydF4y2Ba分别在5 MV / cm领域20(10)纳米厚闸极介电层。栅漏电流密度为10gydF4y2Ba^{−3gydF4y2Ba}一个/厘米gydF4y2Ba^2gydF4y2Ba8 MV / 4厘米h-sic MOS电容器已获得非晶态gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba电影成长4 h-sic表面原子层沉积技术(gydF4y2Ba 23gydF4y2Ba]。势垒高度1.58 eV使用Fowler-Nordheim隧道模型提取了gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba/ 4 h-sic接口。的无定形铝gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba电影(gydF4y2Ba 23gydF4y2Ba]进一步表现出优越的漏电流密度特征与许多其他高收入gydF4y2Ba kgydF4y2Ba 材料和栈(即。,助教gydF4y2Ba_2gydF4y2Ba是的,SiOgydF4y2Ba_2gydF4y2Ba/ TiOgydF4y2Ba_2gydF4y2Ba,GdgydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba、SiOgydF4y2Ba_2gydF4y2Ba/高频振荡器gydF4y2Ba_2gydF4y2BaAlN, SigydF4y2Ba_3gydF4y2BaNgydF4y2Ba_4gydF4y2Ba4日)调查h-sic表面。gydF4y2Ba

漏源极电流密度和阈值电压(即。,gate-to-source电压的值gydF4y2Ba VgydF4y2Ba GSgydF4y2Ba 需要创建或诱导引起表面导电通道反演)模拟4 h-sic MOSFET装置见图gydF4y2Ba 6gydF4y2Ba各种门电介质。MOSFET的阈值电压设备的价值通常是依赖一些设备结构的物理参数如门材料、介电层的厚度和类型,衬底掺杂浓度,oxide-interface固定电荷浓度(或密度),和通道长度和通道宽度。对于一个给定的闸极介电层材料,阈值电压增加4 hsic-mosfet线性介质的厚度。然而,阈值电压的变化量是使用高压制gydF4y2Ba kgydF4y2Ba 介电材料(如gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba高频振荡器,gydF4y2Ba_2gydF4y2Ba)与其他物理参数固定设备的结构,一个方面是有利的从设备可制造性的观点。另一方面,阈值电压随门材料的介电常数的增加一个固定的闸极介电层厚度表明需要权衡与衬底掺杂调整阈值电压更高的值基于SiC MOSFET功率器件。例如,阈值电压的改变总时间约为2.5 V已经观察到SiO栅介质材料的变化gydF4y2Ba_2gydF4y2Ba对高频振荡器gydF4y2Ba_2gydF4y2Ba(见图gydF4y2Ba 6(一)gydF4y2Ba)。这进一步导致了增加设备的跨导的增加从SiO介电常数gydF4y2Ba_2gydF4y2Ba对高频振荡器gydF4y2Ba_2gydF4y2Ba。例如,最多87年设备跨导,69年,68年,64年,45岁gydF4y2Ba μgydF4y2Ba S /gydF4y2Ba μgydF4y2Ba 已经观察到的高频振荡器gydF4y2Ba_2gydF4y2BaAlN,艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba,如果gydF4y2Ba_3gydF4y2BaNgydF4y2Ba_4gydF4y2Ba、SiOgydF4y2Ba_2gydF4y2Ba,分别。MOSFET器件跨导只是定义为gydF4y2Ba (gydF4y2Ba WgydF4y2Ba ·gydF4y2Ba μgydF4y2Ba ngydF4y2Ba ·gydF4y2Ba CgydF4y2Ba 牛gydF4y2Ba ·gydF4y2Ba VgydF4y2Ba DSgydF4y2Ba )gydF4y2Ba /gydF4y2Ba lgydF4y2Ba ,在那里gydF4y2Ba WgydF4y2Ba 门的宽度,gydF4y2Ba lgydF4y2Ba 门的长度,gydF4y2Ba μgydF4y2Ba ngydF4y2Ba 是电子的通道流动,gydF4y2Ba CgydF4y2Ba 牛gydF4y2Ba (gydF4y2Ba ≈gydF4y2Ba ɛgydF4y2Ba rgydF4y2Ba /gydF4y2Ba tgydF4y2Ba 牛gydF4y2Ba )gydF4y2Ba 是各自的介质电容材料。考虑gydF4y2Ba μgydF4y2Ba ngydF4y2Ba 模拟和其他参数不变,只改变介电常数有助于改善设备的最大跨导观察到数值模拟中,也发现与实验结果是一致的(gydF4y2Ba 42gydF4y2Ba]。高跨导可能有助于提高功率器件的开关功能。请注意,如果阈值电压gydF4y2Ba_3gydF4y2BaNgydF4y2Ba_4gydF4y2BaYgydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba彼此,AlN集群由于隙较小的差异(因此传导带不连续)固定介质厚度的这些材料。一般来说对于一个给定的通道长度的MOSFET的栅介质材料的物理厚度增加,电场线的数量来自底部的栅电极和终止在源和可能的增加水土流失区域。这些磁力线形成电场从源通道区域,从而减少通道和源之间的势垒高度。较低的势垒高度反映了低阈值电压的设备为一个常数通道长度。请注意,沿着通道表面电位分布强烈依赖于闸极介电层介电系数实际上定义势垒高度的变异量。高- - - - - -gydF4y2Ba kgydF4y2Ba 电介质允许减少栅泄漏电流,同时保持很低氧化电当量厚度,一个方面是尤其重要的基于Si低功率电子产品。高功率电子产品使用基于SiC mosfet栅极绝缘层的传导带不连续Si相比相对较小,一闸极介电层厚厚的20 - 30 nm的顺序(即。考虑,最大6.5 -10 MV /厘米20 V门口的偏见;商业SiC-MOSFETs今天使用4 - 5 MV /厘米20 V偏差和40 - 50 nm SiO门gydF4y2Ba_2gydF4y2Ba闸极介电层)远足以同时修复大型积极价值的阈值电压降低栅泄漏电流密度高gydF4y2Ba kgydF4y2Ba 门的材料。gydF4y2Ba

一个可靠性问题4 h-sic mosfet栅极绝缘层界面的质量和可靠性,已严重影响陷阱和能量载体界面的存在状态。这些国家的起源主要是与4 h-sic介质界面的完美性质由于存在碳簇和悬空Si和C键。因此,通道电子散射与这些能量状态和被困在那里,因此增加了通道阻力。隙内的位置和界面态密度的影响不仅通道电子迁移率,而且FN隧穿电流的SiC介质界面。注意,阈值电压也可能受到所谓的快速表面状态在semiconductor-dielectric界面和固定费用的绝缘体层门。早些时候说过,充电接口的密度在4 h-sic / SiOgydF4y2Ba_2gydF4y2Ba结构2 - 3数量级高于在Si / SiOgydF4y2Ba_2gydF4y2Ba金属氧化物半导体界面。虽然这可能不是很重要的问题与现代硅制造技术为基础,根据不同的类型和生长机制h-sic MOSFET 4日介电薄膜表面,这些能量状态的顺序gydF4y2Ba 1。0gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba 11gydF4y2Ba - - - - - -gydF4y2Ba 5.0gydF4y2Ba ×gydF4y2Ba 10gydF4y2Ba 12gydF4y2Ba 厘米gydF4y2Ba - - - - - -gydF4y2Ba 2gydF4y2Ba 通常以实际设备(gydF4y2Ba 23gydF4y2Ba- - - - - -gydF4y2Ba 26gydF4y2Ba]。阈值电压的非理想的MOS电容器只是定义为gydF4y2Ba (3)gydF4y2Ba VgydF4y2Ba THgydF4y2Ba =gydF4y2Ba φgydF4y2Ba 女士gydF4y2Ba +gydF4y2Ba 2gydF4y2Ba ϕgydF4y2Ba FgydF4y2Ba - - - - - -gydF4y2Ba 问gydF4y2Ba BgydF4y2Ba CgydF4y2Ba 牛gydF4y2Ba - - - - - -gydF4y2Ba 问gydF4y2Ba 牛gydF4y2Ba CgydF4y2Ba 牛gydF4y2Ba ,gydF4y2Ba 在哪里gydF4y2Ba φgydF4y2Ba 女士gydF4y2Ba 是金属半导体接触功函数不同,gydF4y2Ba ϕgydF4y2Ba FgydF4y2Ba 费米势,gydF4y2Ba 问gydF4y2Ba BgydF4y2Ba 损耗费用是由于电离杂质,gydF4y2Ba CgydF4y2Ba 牛gydF4y2Ba 是氧化物电容,gydF4y2Ba 问gydF4y2Ba 牛gydF4y2Ba 氧化是总费用为理想MOS电容器是零。请注意,gydF4y2Ba 问gydF4y2Ba 牛gydF4y2Ba 是接口的和被困的费用gydF4y2Ba (gydF4y2Ba 问gydF4y2Ba intgydF4y2Ba ⁡gydF4y2Ba :这些可能是积极的还是消极的,位于界面gydF4y2Ba )gydF4y2Ba 氧化、固定费用(gydF4y2Ba 问gydF4y2Ba fgydF4y2Ba :这些可能是积极的还是消极的,位于接口)非常接近,氧化物困收费(gydF4y2Ba 问gydF4y2Ba 不gydF4y2Ba :这些可能是积极的还是消极的洞和电子被困在栅氧化层的大部分),和移动离子电荷(gydF4y2Ba 问gydF4y2Ba 米gydF4y2Ba :起源是由于存在氧化膜的离子杂质但远离界面)及其总体影响会导致氧化电压降穿过。根据生长机理和界面材料,氧化的极性固定电荷引起的转变电压(即,gydF4y2Ba VgydF4y2Ba THgydF4y2Ba 如果减少gydF4y2Ba 问gydF4y2Ba 牛gydF4y2Ba 是积极的,反之亦然)。考虑任意生长条件,积极的和消极的界面状态介绍了电荷密度在4 h-sic / SiOgydF4y2Ba_2gydF4y2Ba(积极的),4 h-sic /高频振荡器gydF4y2Ba_2gydF4y2Ba(积极的),4 h-sic /gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba(负面)研究对漏源极电流的影响。早期的实验结果报告,沉淀gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba或高频振荡器gydF4y2Ba_2gydF4y2Bah-sic[4日gydF4y2Ba 23gydF4y2Ba,gydF4y2Ba 34gydF4y2Ba- - - - - -gydF4y2Ba 36gydF4y2Ba]急剧变化的平带电压正电压,这意味着负电荷在接口或附近生成的接口和/或散装的隔热层。从而有效固定氧化物电荷纯MOS电容器被认为是消极的gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba和高频振荡器gydF4y2Ba_2gydF4y2Bah-sic[4日gydF4y2Ba 23gydF4y2Ba,gydF4y2Ba 34gydF4y2Ba- - - - - -gydF4y2Ba 36gydF4y2Ba,gydF4y2Ba 43gydF4y2Ba)表面和积极的为另一个纯SiO等介质gydF4y2Ba_2gydF4y2Ba碳化硅(gydF4y2Ba 35gydF4y2Ba,gydF4y2Ba 37gydF4y2Ba]。更有趣的是,叠加高频振荡器的闸极介电层gydF4y2Ba_2gydF4y2Ba/ SiOgydF4y2Ba_2gydF4y2Ba/ SiC [gydF4y2Ba 35gydF4y2Ba)和艾尔gydF4y2Ba_2gydF4y2BaOgydF4y2Ba_3gydF4y2Ba/ SiOgydF4y2Ba_2gydF4y2Ba/ SiC [gydF4y2Ba 36gydF4y2Ba)计划也显示负氧化有效费用各自接口的SiC MOS电容器。图gydF4y2Ba 7gydF4y2Ba说明了这些界面状态密度对漏源极的影响特征。积极接口密度诱发消极转变阈值(即,gydF4y2Ba VgydF4y2Ba THgydF4y2Ba 减少),而负界面密度增加设备的阈值电压。此外,使用高gydF4y2Ba kgydF4y2Ba 介电材料,阈值电压变化减少给定介质厚度预测的数值模拟。gydF4y2Ba

各种可能影响介电材料4 h-sic mosfet一直在研究这项工作。固定介质厚度、数字设备模拟预测一个较小的阈值电压转变为高-gydF4y2Ba kgydF4y2Ba 电介质。同样,预计一个较小的阈值电压转变为高-gydF4y2Ba kgydF4y2Ba 介电材料界面电荷密度的变化。相比传统的SiOgydF4y2Ba_2gydF4y2Ba今天在SiC mosfet栅极绝缘层使用,高gydF4y2Ba kgydF4y2Ba 门电介质显著降低电场在闸极介电层的数量相等的闸极介电层厚度,因此整个门电流密度。实现全部潜力高gydF4y2Ba kgydF4y2Ba 电介质/ 4 h-sic MOSFET表面,清洁和突然的电介质/半导体界面形态是可靠的设备运行的先决条件。数值数据提出了工作不仅提供了一个有用的指南设备和电路设计师还支持技术开发不同介质时选择。gydF4y2Ba