亚太经合组织 主动和被动电子元件 1563 - 5031 0882 - 7516 Hindawi出版公司 10.1155 / 2015/609828 609828年 研究文章 反常DIBL效应在使用纳米Gate-Recessed通道全耗尽SOI mosfet的过程 卡尔桑迪 Avi 1 http://orcid.org/0000 - 0002 - 4534 - 9041 秋儿 亚伯 2 Ghibaudo 杰拉德 1 应用物理/光电技术部门 工学院 列弗学术中心 21 Havaad Haleumi街 9116001耶路撒冷 以色列 jct.ac.il 2 先进的半导体器件实验室 工学院 巴伊兰大学 52900年拉马丹 以色列 biu.ac.il 2015年 28 10 2015年 2015年 07年 09年 2015年 08年 10 2015年 11 10 2015年 28 10 2015年 2015年 版权©2015年Avi卡尔桑迪和秋儿。 这是一个开放的文章在知识共享归属许可下发布的,它允许无限制的使用,分布和繁殖在任何媒介,提供最初的工作是正确的引用。

纳米级Gate-Recessed通道(GRC)完全耗尽——(FD)与硅通道SOI MOSFET器件厚度( t 如果 低至2.2 nm的第一次测试是在室温下的功能检查,然后测试低温(77 K) 我 - - - - - - V 特征。尽管FD-SOI纳米级厚度和长通道功能,设备有惊人的表现出Drain-Induced屏障降低(DIBL)效应在rt,然而,这种效应被压制在77 K。如果这种反常的幻影效应可以解释为寄生短通道晶体管位于边缘的通道,其抑制减少解释的排水和通道之间的势垒降低温度。

 1。介绍

Drain-Induced障碍降低(DIBL)效应是一个众所周知的现象,在不同类型的报道纳米设备,如在经典短沟道MOSFET器件( 1最近在长水道)和碳纳米管(CNT)设备( 2]。

DIBL效应主要是在短通道结构。经典描述的根源是通道的形成并不完全由大门口,但现在也流失和源影响通道的形成。随着通道长度减小,损耗的来源和区域排水更接近在一起,使阈值电压( V T )通道的长度的函数。这就是所谓的 V T 转出。 V T 也变得漏源电压的函数 V D 年代 。当我们增加 V D 年代 增加,损耗区域大小和大量的电荷耗尽 V D 年代 。形成通道所需的栅电压就降低,因此, V T 随的增加而减小 V D 年代 。这种效应被称为Drain-Induced屏障降低。

在本文中,我们报告的证据一个反常DIBL效应在纳米尺度的n型MOSFET FD-SOI Gate-Recessed通道(GRC)厚度2.2 nm和长渠道 W / l 80/3(比 μm]。此外,如果效果是反常地在室温下观测到300 K (RT),它完全消失在低温(LT)的77 K。一个COMSOL多重物理量模拟设备通道如图的照片 1。可以找到更多细节关于这样的设备在之前发表的工作( 3]。最初的SOI门的厚度门休会前处理50 nm。氧化埋(箱)厚度是70海里。气态氧的栅氧化层厚度是26海里。

COMSOL GRC设备的3 d视图,显示一个通道厚度2.2海里。规模 X : Y 比例是100:1。

 2。实验结果和分析 2.1。房间的温度测量

转移( 我 D 年代 - - - - - - V G 年代 n型的)特征FD-SOI MOSFET测定在室温(300 K)和图所示 2在半对数刻度数 V D 年代 电压(1、2、3、4 V)。

传输特性 我 D 年代 与 V G 年代 GRC设备规格: t 年代 我 = 2.2 nm和 W / l = 80 μ米/ 3 μ米, T = 300 K。

为每一个 V D 年代 值,提取阈值电压的传输特性的弱反演领域对于一个给定的阈值电流固定在1 μa .提取的值范围站−1 V和−0.5 V之间,是线性下降(相对价值) V D 年代 ,表明Drain-Induced屏障降低(DIBL)效果如图 3。

线性变化的 V T 从图中提取 2的函数 V D 年代 显示DIBL效应在300 K。

截距值为零 V D 年代 是0.02 V,这表明设备几乎消耗类型(通常)。DIBL系数 σ 作为提取的斜率线性图的配合 3−104 mV / V。这样一个DIBL效应是乍一看奇怪这里因为通道的长度是相对较高( l = 3 μ米)和通道是超薄( t 年代 我 = 2.2 nm)和一个相对较小的栅氧化层厚度( t o x = 26海里)。事实上,这些条件应该防止这种效应如预期FD-SOI mosfet ( 4, 5]。的确,通道长度的设计规则,以避免短沟道效应(SCE)像在平面DIBL SOI-MOSFET是由以下方程: (1) l ≫ λ = ε 如果 ε 牛 t 如果 t 牛 = 13 纳米 。 对于一个FD-SOI MOSFET ( 6),一个校正系数应该应用于前面的方程转向 (2) λ F D = λ C f b b η C b o x , 在哪里 (3) 1 C fbb = 1 C 盒子 + 1 C 福克斯 + 1 C b C 盒子 是埋氧化层电容( ε 牛 / t 盒子 ), C b 是身体通道电容( ε 如果 / t 如果 ), C 福克斯 是前门电容( ε 牛 / t 牛 )。 η 价值因素取决于衬底掺杂和硅厚度和作为1很瘦身通道( 7]。根据我们的设备的参数 λ FD 现在是11 nm不显著改变相对平面SOI MOSFET。

 2.2。低温(77 K)测量

相同的传输特性 我 D 年代 - - - - - - V G 年代 数 V D 年代 电压(1、2、3、4 V)测定在77 K和图所示 4在半对数的规模。漏极电流降低到60倍相对RT。

传输特性 我 D 年代 与 V G 年代 GRC设备与以下规格: t 年代 我 = 2.2 nm和 W / l = 80 μ米/ 3 μ米, T = 77 K。

提取的阈值电压( V T )的阈值电流10 nA现在几乎无关 V D 年代 和固定到−0.1 V + /−0.1 V,这意味着DIBL效应抑制通过降低温度。它也转出 V T 弱减少降低温度从300 K到77 K。这个结果也令人惊讶,因为它预计 V T 增加和费米势应该一样,通过降低温度n-FD-SOI MOSFET根据( 5]。

通过封闭通道非常薄的硅,我们应该期待的量化阈值电压。实际上,当通道变得非常薄, V T 将会增加由于量子基态能量的转变成反比的平方Si像一维量子井厚度。它已被证明 8阈值电压的不确定性)( σ V T 由于是由量子涨落) (4) σ V T = - - - - - - ħ 2 π 2 e 米 ∗ t 年代 我 3 σ t 年代 我 , 在哪里 σ t 年代 我 通道厚度的不确定性(10%的 t 年代 我 ,即,0。2 nm), e 是元电荷, 米 ∗ 是第一次能带的有效质量。在我们的例子中, σ V T 发现低至15 mV远低于实验误差。

 3所示。解释

我们建议解释前面的实验观测在300 K和77 K如下。

3.1。室温

FD SOI MOSFET器件DIBL系数 σ 可以通过以下方程[建模 6, 7]: (5) σ = d V T d V D 年代 = C b b C f b b e - - - - - - l e f f / 2 λ F D + 2 e - - - - - - l e f f / 2 λ F D 与 (6) 1 C b b = 1 C b o x + 1 C b 。 根据我们的设备的参数, C b b / C f b b = 1.37 通过解决前面的方程数值,我们可以计算有效通道长度的值( l e f f = 81海里)的设备对应的提取价值( σ = 104 mV / V)。

自磁场可以穿透通道从下水道和源埋氧化(盒)和基质,另一个术语应该被添加到DIBL系数 σ 中定义的( 5)。这叫做drain-induced虚拟衬底偏压(DIVSB) [ 7),是由 (7) DIVSB = C B D 0 C b C f o x C B D 0 + C b , 在哪里 C D B ( 0 ) 是身体的消耗电容在中间的通道。因为身体频道很薄(2.2海里) C b 项是主导,DIVSB接近 C D B ( 0 ) / C f o x 比率。 C D B ( 0 ) 是由以下( 7]: (8) C B D 0 = ε o x t o x e π l / 2 t b o x - - - - - - 1 。 如果我们考虑到额外的DIVSB项计算新的有效渠道长度,我们会得到一个83纳米的价值不显著改变相对前81海里的价值。的确,对于我们的长通道设备, l / t b o x = 3000/70,所以 C D B ( 0 ) ~ 0 然后 DIVSB ~ 0 。

我们可以得出结论,这个装置像一个SOI-MOSFET共享的有效通道长度约80海里。这可以描述像一个寄生晶体管位于英吉利海峡附近的边缘低于门这颠覆了预期的长通道SOI-MOSFET设备的行为。

 3.2。低的温度

一方面,低温电流的减少可能是由于一个兴奋剂指控的冻结效应反过来增加了系列电阻位于排水和源通道联系报道类似的设备( 3]。

另一方面,众所周知,在低温下操作减少了SCE像DIBL [ 9]。实际上,为了维持给定的阈下当前水平,这是成正比的 e - - - - - - 问 Δ φ / k T 的势垒 Δ φ 源和表面之间的通道是降低降低温度。势垒将减少横向电场敏感到频道,和电荷共享影响低温表面附近将减少。此外,这也许可以解释我们的实验减少 V T 通过降低温度。

最后,如果我们考虑量子限制的影响,以及有效态密度的温度依赖性通道厚度比10 nm(薄 10南加州爱迪生公司],它已经表明,低温要加强反对上述典型的行为。这可能会确认观察预计不会连接到信道的量子井约束而是一个经典的短沟道MOSFET寄生n-SOI拥有至少10纳米的厚度。

 4所示。结论

反常DIBL效应在300 K,镇压在77 K是观察超薄耗竭绝缘体(FD-SOI) mosfet GRC臆造出来的过程。这些权衡现象解释的幻影控制短通道晶体管隐藏式的边缘附近的通道和降低的势垒降低温度。这种现象可能发生在源极和漏极接触其他低维设备是分开双方通道的扩展区域。

 利益冲突

作者没有利益冲突与本文有关。

 穆雷 H。 马丁 P。 一个统一的渠道费用表达式分析MOSFET建模 主动和被动电子元件 2012年 2012年 12 652478年 10.1155 / 2012/652478 彭龙谭 M。 长渠道碳纳米管作为替代纳米硅的mosfet 《纳米材料 2013年 2013年 5 831252年 10.1155 / 2013/831252 2 - s2.0 - 84892533692 卡尔桑迪 一个。 秋儿 一个。 讲的比较研究和UTB SOI mosfet特征提取的串联电阻 固体电子学 2014年 91年 28 35 10.1016 / j.sse.2013.09.003 2 - s2.0 - 84885661864 就 F。 Cristoloveanu 年代。 Benachir M。 Brini J。 Elewa T。 双栅绝缘体晶体管体积反演:新设备大大提高性能 IEEE电子器件信 1987年 8 9 410年 412年 10.1109 / edl.1987.26677 2 - s2.0 - 0023421993 就 F。 Cristoloveanu 年代。 在薄膜SOI mosfet特殊的机制 2 《20微电子国际会议 1995年9月 Niš,塞尔维亚 IEEE 623年 632年 10.1109 / ICMEL.1995.500939 班纳 s R。 陈 M。 Ko p K。 阮 c . T。 陈 M。 deep-submicrometer完全耗尽SOI MOSFET的阈值电压模型 IEEE电子设备 1995年 42 11 1949年 1955年 10.1109/16.469402 恩斯特 T。 Tinella C。 雷诺现象 C。 Cristoloveanu 年代。 边缘领域子- 0.1 μm全耗尽SOI mosfet:优化设备的架构 固体电子学 2002年 46 3 373年 378年 10.1016 / s0038 - 1101 (01) 00111 - 3 2 - s2.0 - 0036498428 弗兰克 d . J。 Laux s E。 Fischetti m V。 蒙特卡罗模拟的30 nm双栅MOSFET:如果可以多短? 《IEEE国际会议电子设备,技术消化(IEDM 92) 1989年12月 旧金山,加州,美国 553年 556年 10.1109 / iedm.1992.307422 Kistler N。 吸引 J。 Terrill K。 Vasudev p K。 在非常薄的SOI mosfet的表征温度从77 K到300 K IEEE SOS / SOI技术研讨会论文集 1989年10月 56 57 Omura Y。 和泉 K。 量子力学对短沟道效应的影响在超薄MOSFET / SIMOX设备 IEEE电子器件信 1996年 17 6 300年 302年 10.1109/55.496464 2 - s2.0 - 0030173467