测试被认为是最困难的挑战之一的三维集成电路(3 d ICs)。在本文中,我们想要优化的成本TAM(测试访问机制)和3 d IC测试时间。我们使用贪婪算法和模拟退火算法来解决这个优化问题。我们比较两个假设的结果:<我t一个lic> soft-die模式我t一个lic>和<我t一个lic> hard-die模式我t一个lic>。死前假设DfT无法改变,而后者假设DfT可以调整模具。结果表明,thermal-aware cooptimization是至关重要的决定最优TAM和测试进度。盲目添加TAM不能减少测试总成本由于温度的限制。另一个结论是,soft-die模式比hard-die模式更有效减少为3 d IC测试总成本。
三维集成电路(3 d ICs)提供了一种很有前途的解决方案来处理缩放和异构系统集成
许多论文的测试调度优化算法2 d IC (
本文的目的是提出一个测试调度方法postbond 3 d IC测试来确定最佳的测试时间和温度下TAM宽度约束。两种优化模式可以选择:<我t一个lic>
hard-die模式我t一个lic>和<我t一个lic>
soft-die模式我t一个lic>。hard-die模式假设一个固定的DfT架构,扫描链和TAM作业的数量不能改变。DfT soft-die模式假定一个可配置的架构,扫描链和TAM作业的数量可以改变。在优化过程中,一个简单的热阻模型用于快速估计最高温度。最终的温度测试进度由学术热模拟验证,<我t一个lic>
热点我t一个lic>(
thermal-aware测试调度和TAM共同改进方法对3 d ICs。
两种优化模式是支持不同的3 d集成电路配置。
简化和准确性热阻模型温度估计加快优化过程。
Thermal-aware开的是至关重要的决定最优TAM作业和测试调度。本文显示了三个重要的结果。
当TAM的数量小于一个阈值,测试时间<我t一个lic> TAM有限我t一个lic>。在这个阶段,添加TAM有助于减少测试时间。
当TAM的数量大于阈值,测试时间<我t一个lic> 温度限制我t一个lic>。在这个阶段,添加TAM是浪费资源没有贡献减少测试时间。
与hard-die模式相比,soft-die模式产生更有效的降低测试成本。每个核心的DfT架构应该一起优化整个3 d IC。
本文组织如下。部分
我们假设每个核心都有相同的测试时间,力量,TAM宽度在不同的温度。核心的力量在测试模式高于功能模式(
在我们提出的技术,整个测试调度分为许多<我t一个lic>
槽我t一个lic>,或<我t一个lic>
测试会话我t一个lic>。图
一个示例测试进度:(a)没有温度约束和(b)随温度约束。
在这项工作中,我们假定没有使用散热器为降低成本在生产测试。在生产测试中,散热器,散热器不安装节省测试成本。结果,测试调度必须考虑温度约束,以避免过热在测试模式。在本文中,我们只考虑稳态温度在优化。这是因为毫秒内动态温度可以解决,这是短于一个测试会话。我们假设所产生的热量只有核心测试下的功耗,忽略TSV司机的力量,这是很少的数量。
在hard-die优化模式中,我们给出了一个3 d IC完全<我nline-formula>
在优化过程中,每当一个新的测试生成调度,峰值温度估计。测试进度的峰值温度的最高温度是每个测试会话在测试计划。精确的热模拟是非常耗时的一个简单的3 d IC温度估计是必要的。在这项工作中,我们采用热阻模型(
三维集成电路分为一个二维数组<我t一个lic>
瓷砖栈我t一个lic>。图
(一)<我nline-formula>
在我们的热模型中,热流假设单向,从下到上。因为访问I / O引脚底部的三维集成电路模型,热火只能消散从我们的三维集成电路模型。我们假设将连接板底部,加热的先前的测试,所以热传播模底部被忽略。一砖一瓦的峰值温度堆栈图
在我们的热模型中,我们假设每个模具的厚度是50<我t一个lic>
μ我t一个lic>m。每个模具的热电阻率直接来源于热硅的电阻率。但粘结界面的热电阻率计算。我们使用<我t一个lic>
benzocyclobutene我t一个lic>(BCB)粘结界面材料的热电阻率是3.45。我们做一个假设,TSV死总面积的1%。因此,粘结界面的平均热导率可以由以下公式计算。热电阻率是热导率的倒数:
请注意,我们的测试调度技术是独立的热模型。我们可以包括下行热传播向董事会或者还包括横向热传播通过添加更多的热电阻进入我们的热模型(
我们共同改进工具支持两种模式:hard-die模式和soft-die模式。hard-die模式使用贪婪算法来最小化总TAM宽度和hard-die模式流图的测试时间
整个流程。
从hard-die soft-die模式略有不同模式在soft-die模式流图
有四个输入文件到我们的优化工具。第一个文件提供信息的每个核心设计。第二个文件描述了平面布置图等信息每个核心的位置。第三个文件提供了测试信息,如扫描链的数量,测试针的数量,测试周期的数量。最后一个文件提供3 d IC热模型,如热电阻和环境温度。
这是一个简单的<我t一个lic>
首先满足包装我t一个lic>算法。
首先,我们根据它的降序排序的核心测试时间。
第一核心数量最大的测试时间是安排在第一个槽里。
选择下一个核心和进度到现有的插槽是否“适合”;否则,核心是计划一个新的空槽。在该算法中,一个核心符合一个槽意味着温度和TAM约束得到满足。
重复步骤3,直到所有的核心计划。
在soft-die模式中,贪婪算法后,我们使用模拟退火优化解决方案。模拟退火算法在算法描述
开始
得到一个初始化<我t一个lic>
时间表我t一个lic>
得到一个初始化温度<我nline-formula>
设置温度阈值<我nline-formula>
设置衰减率<我nline-formula>
而<我nline-formula>
1≦<我nline-formula>
如果<我nline-formula>
其他的<我t一个lic>
当前的我t一个lic>
结束了
结束时
值(<我t一个lic>
下一个我t一个lic>是测试计划的成本扰动后,和价值<我t一个lic>
当前的我t一个lic>是扰动前的测试调度的成本。计算出的值是一个成本函数,它将显示在(
在soft-die模式中,四种类型的扰动被用于模拟退火:<我t一个lic>
交换我t一个lic>,<我t一个lic>
move-to-existing-slot我t一个lic>,<我t一个lic>
move-to-empty-slot我t一个lic>,<我t一个lic>
调整我t一个lic>。交换扰动交流两个核心在两个不同的时段,我们描述这种交换摄动图
交换扰动。
move-to-existing-slot扰动运动的核心包含至少一个测试现有的槽。图
Move-to-existing-slot扰动。
虽然上述两个扰动可以减少总测试时间,模拟退火可能陷入局部最优。因此,move-core-to-empty-slot扰动逃离局部最优。图
Move-to-empty-slot扰动。
第四扰动所选择的核心<我nline-formula>
调整扰动。
为了估计成本,我们定义一个成本函数
规范化的测试时间和TAM宽度,一百年我们第一次执行随机测试调度。分母是测试周期的平均数量和平均TAM一百随机测试调度。的<我nline-formula>
决定:<我nline-formula>
请注意,在这篇文章中,我们只考虑postbond测试prebond测试和探索成本不包括死亡。TSV互连测试时间很短所以忽略了在我们的测试成本。
在本文中,我们展示三个3 d IC测试用例的结果,每一个都包括五个死了,索引从0到4。死亡数字零(# 0)被放置在底部的3 d IC和死4号(# 4)放置在顶部。虽然没有散热器在生产测试中,散热器应该是安装在顶部死4号(# 4)系统。在3 d IC,<我t一个lic>
成键我t一个lic>
第一个测试用例是一个<我t一个lic>
异构我t一个lic>三维集成电路,其中包含逻辑死和内存死于不同的技术。每个模具的信息列在表
第一个测试用例。
| 死 | 电路 | 技术 |
死的权力(W) | 不。的核心 | 不。扫描链 | 不。测试模式 | TAM宽度 |
测试时间(没有。测试周期) |
|---|---|---|---|---|---|---|---|---|
| 死4 | 逻辑 | 180年 | 36.0 | 9 | 15 | 130年 | 17 | 76440年 |
| 死3 | 逻辑 | 180年 | 36.0 | 9 | 15 | 130年 | 17 | 76440年 |
| 死2 | ARM9 | 180年 | 6.0 | 2 | 20. | 300年 | 22 | 210000年 |
| 死1 | 静态存储器 | 90年 | 0.65 | 25 | N /一个 | N /一个 | 2 | 425984年 |
| 死0 | 动态随机存取记忆体 | 32 | 0.3 | 1 | N /一个 | N /一个 | 2 | 500000年 |
除了第一个异构的测试用例,我们还手工制作的两个<我t一个lic>
均匀我t一个lic>测试用例,包括纯粹的逻辑电路。我们选择十ITC的02 SOC基准(
表
第二个测试用例。
| 死 | 电路 | 死区(毫米<年代up>2年代up>) | 死的权力(W) |
|---|---|---|---|
| 死4 | p93791 | 7.30×4.21 | 42.97 |
| 死3 | p22810 | 3.37×2.92 | 13.79 |
| 死2 | p34392 | 2.54×2.86 | 10.16 |
| 死1 | f2126 | 3.29×1.32 | 6.09 |
| 死0 | d695 | 1.33×1.97 | 3.63 |
第三个测试用例。
| 死 | 电路 | 死区(毫米<年代up>2年代up>) | 死的权力(W) |
|---|---|---|---|
| 死4 | t512505 | 4.92×4.95 | 34.08 |
| 死3 | a586710 | 3.72×3.69 | 17.22 |
| 死2 | q12710 | 2.99×2.79 | 11.65 |
| 死1 | h953 | 1.09×1.61 | 2.46 |
| 死0 | g1023 | 1.23×1.32 | 2.28 |
环境温度设置为25°C。环境阻力模型的接口3 d IC和周围的环境。这个参数决定了包。在我们的实验中,我们将它设置为4°C / W,假设一个中等定价方案。用户可以根据不同情况改变这些参数。此外,我们必须添加温度约束优化的过程。我们的实验中,我们将它设置为90°C,这是其他论文一样在2 d IC测试调度。
图
案例1的结果。
图
图
图
图
图
第二种情况的结果。
图
案例3的结果。
在表
soft-die模式的结果。
| 类型 | 案例1 | 案例2 | 案例3 | ||||
|---|---|---|---|---|---|---|---|
|
|
1:1 | 10:1 | 1:1 | 10:1 | 1:1 | 10:1 | |
| Hard-die模式 | 不。的测试周期 | 1823944年 | 882200年 | 1216486年 | 1181825年 | 86509578年 | 86509576年 |
| TAM公司的选择。 | 38 | 113年 | 138年 | 162年 | 31日 | 31日 | |
| 标准化的测试成本 | 1.00 | 1.00 | 1.00 | 1.00 | 1.00 | 1.00 | |
|
|
|||||||
| Soft-die模式 | 不。的测试周期 | 1823944年 | 882200年 | 766191年 | 611629年 | 23142087年 | 41852141年 |
| TAM公司的选择。 | 38 | 113年 | 138年 | 162年 | 30. | 27 | |
| 标准化的测试成本 | 1.00 | 1.00 | 0.69 (−31%) | 0.59 (−41%) | 0.54 (−46%) | 0.80 (−20%) | |
来验证我们的热模型的准确性,我们使用热点模拟3 d IC和测试计划。在热点模拟中,我们使用相同的设置,如核心能力、核心位置,每个模具的热阻,和环境的热阻。表
温度比较hard-die模式。
| 测试用例 | 热点(°K) | 提出(°K) | 错误 |
|---|---|---|---|
| 案例1 | 362.10 | 362.68 | 0.16% |
| 案例2 | 354.98 | 356.86 | 0.52% |
| 案例3 | 361.47 | 362.89 | 0.39% |
thermal-aware测试进度和TAM共同改进技术提出了3 d IC。两种优化模式:支持hard-die模式和soft-die模式。我们使用一个简化的热阻模型快速估计的温度没有模拟的测试进度。
结果表明,thermal-aware开的是重要的决定最优TAM宽度和调度。最优TAM宽度设计和测试调度是非常相关的。盲目添加TAM宽度并不一定减少测试时间由于温度约束。另一个重要的结论是,soft-die优化大大减少了测试时间所以每个核心的DfT架构应该一起优化整个3 d IC。
未来可能的工作包括prebond测试的考虑,更复杂的热模型,更现实的成本模型。